dsp56800e Freescale Semiconductor, Inc, dsp56800e Datasheet - Page 4

• Manufacturer Part Number: dsp56800e
• Description: 16-bit Digital Signal Controller Core
• Manufacturer: Freescale Semiconductor, Inc

3.2.1
3.2.1.1
3.2.1.2
3.2.1.3
3.2.1.4
3.2.2
3.3
3.3.1
3.3.1.1
3.3.1.2
3.3.1.3
3.3.2
3.3.2.1
3.3.2.2
3.3.2.3
3.3.3
3.3.4
3.3.5
3.3.5.1
3.3.5.2
3.4
3.4.1
3.4.2
3.4.3
3.4.4
3.4.5
3.4.5.1
3.4.5.2
3.4.5.3
3.4.5.4
3.5
3.5.1
3.5.2
3.5.3
3.5.4
3.5.5
3.6
3.6.1
3.6.2
3.6.3
3.6.3.1
3.6.3.2
3.6.3.3
3.6.3.4
3.6.3.5
3.6.3.6
3.6.3.7
iv
Memory Access Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-8
Data Alignment. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-13
Memory Access and Pointers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-23
Data Formats. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6
Understanding Fractional and Integer Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7
Move Instruction Syntax. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-8
Instructions That Access Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
Instructions That Access Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-11
Instructions with an Operand in Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-11
Parallel Moves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-11
Data Alignment in Accumulators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-13
Data Alignment in Data Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-14
Data Alignment in 24-Bit AGU and Control Registers . . . . . . . . . . . . . . . . . . . . . 3-14
Data Alignment in 16-Bit AGU and Control Registers . . . . . . . . . . . . . . . . . . . . . 3-15
Data Alignment in Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-15
Word and Byte Pointers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
Accessing Word Values Using Word Pointers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-19
Accessing Long-Word Values Using Word Pointers . . . . . . . . . . . . . . . . . . . . . . . 3-19
Accessing Byte Values Using Word Pointers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-21
Accessing Byte Values Using Byte Pointers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-21
Addressing Mode Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-23
Register-Direct Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-28
Address-Register-Indirect Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-28
Signed Integer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6
Unsigned Integer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6
Signed Fractional . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6
Unsigned Fractional . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7
Ordering Source and Destination . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
Specifying Data Size. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
Signed and Unsigned Moves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
Moving Words from Memory to a Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
Accessing Peripheral Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
Single Parallel Move. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-12
Dual Parallel Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-12
Byte and Word Addresses. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-16
Byte Variable Alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-16
Word Variable Alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
Long-Word Alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
No Update: (Rn) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-29
Post-Increment: (Rn)+ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-30
Post-Decrement: (Rn)– . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-31
Post-Update by Offset N: (Rn)+N, (R3)+N3 . . . . . . . . . . . . . . . . . . . . . . . . . . 3-32
Index by Offset N: (Rn+N). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-33
Index by 3-Bit Displacement: (RRR+x), (SP–x) . . . . . . . . . . . . . . . . . . . . . . . 3-34
Index by 6-Bit Displacement: (SP–xx) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-35
Memory Space Syntax . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
DSP56800E Core Reference Manual
Freescale Semiconductor