dsp56800e Freescale Semiconductor, Inc, dsp56800e Datasheet - Page 10

• Manufacturer Part Number: dsp56800e
• Description: 16-bit Digital Signal Controller Core
• Manufacturer: Freescale Semiconductor, Inc

8.5.5
8.5.6
8.5.6.1
8.5.6.2
8.5.6.3
8.6
8.6.1
8.6.2
8.6.3
8.6.4
Chapter 9
Processing States
9.1
9.2
9.3
9.3.1
9.3.2
9.3.2.1
9.3.2.2
9.3.3
9.3.3.1
9.3.3.2
9.3.3.2.1
9.3.3.2.2
9.3.3.2.3
9.3.3.2.4
9.3.3.3
9.3.3.3.1
9.3.3.3.2
9.3.3.3.3
9.3.4
9.4
9.4.1
9.4.2
9.5
9.5.1
9.5.2
9.6
Chapter 10
Instruction Pipeline
10.1
10.2
10.2.1
10.2.2
x
Executing Programs from Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-23
Normal Processing State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1
Reset Processing State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1
Exception Processing State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2
Wait Processing State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-11
Stop Processing State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-12
Debug Processing State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-13
Pipeline Stages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2
Normal Pipeline Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3
Specifying a Large Immediate Loop Count . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-21
Nested Hardware Looping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-22
Entering Data-Memory Execution Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-25
Exiting Data-Memory Execution Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-26
Interrupts in Data-Memory Execution Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-28
Restrictions on Data-Memory Execution Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-28
Interrupt Priority Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
Interrupt and Exception Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-4
Interrupt Sources. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-8
Non-Interruptible Instruction Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-10
Wait Mode Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-11
Disabling Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-12
Stop Mode Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-12
Disabling Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-12
General Pipeline Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3
Data ALU Execution Stages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4
Nesting a REP Loop Within a DO Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-22
Nesting a DO Loop Within a DO Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-22
Nesting a DO Loop Within a Software Loop . . . . . . . . . . . . . . . . . . . . . . . . . . 8-23
Normal Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-5
Fast Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-6
Hardware Interrupt Sources Within the Core . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-8
Software Interrupt Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-9
External Hardware Interrupt Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-8
Illegal Instruction Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-8
Hardware Stack Overflow Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-9
Misaligned Data Access Interrupt. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-9
Debugging (Enhanced OnCE) Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-9
SWI Instruction—Level 3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-9
SWI #x Instructions—Levels 0–2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-10
SWILP Instruction—Lowest Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-10
DSP56800E Core Reference Manual
Freescale Semiconductor