EP4SE530H40I3 Altera, EP4SE530H40I3 Datasheet - Page 127

• Manufacturer Part Number: EP4SE530H40I3
• Description: IC STRATIX IV FPGA 530K 1517HBGA
• Manufacturer: Altera
• Series: STRATIX® IV Er

Specifications of EP4SE530H40I3

• Number Of Logic Elements/cells: 531200
• Number Of Labs/clbs: 21248
• Total Ram Bits: 27376
• Number Of I /o: 976
• Voltage - Supply: 0.87 V ~ 0.93 V
• Mounting Type: Surface Mount
• Operating Temperature: -40°C ~ 100°C
• Package / Case: 1517-HBGA
• Lead Free Status / RoHS Status: Contains lead / RoHS non-compliant
• Number Of Gates: -

Chapter 5: Clock Networks and PLLs in Stratix IV Devices
Clock Networks in Stratix IV Devices
Table 5–2. Clock Input Pin Connectivity to the GCLK Networks
Table 5–3. Clock Input Pin Connectivity to the RCLK Networks (Part 1 of 2)
February 2011 Altera Corporation
GCLK0
GCLK1
GCLK2
GCLK3
GCLK4
GCLK5
GCLK6
GCLK7
GCLK8
GCLK9
GCLK10
GCLK11
GCLK12
GCLK13
GCLK14
GCLK15
RCLK [0, 4, 6, 10]
RCLK [1, 5, 7, 11]
RCLK [2, 8]
RCLK [3, 9]
RCLK [13, 17, 21, 23,
27, 31]
RCLK [12, 16, 20, 22,
26, 30]
RCLK [15, 19, 25, 29]
RCLK [14, 18, 24, 28]
RCLK [35, 41]
Clock Resources
Clock Resource
PLL Clock Outputs
Stratix IV PLLs can drive both GCLK and RCLK networks, as described in
on page 5–13
Table 5–2
Table 5–3
Stratix IV devices. A given clock input pin can drive two adjacent RCLK networks to
create a dual-regional clock network.
—
—
—
—
—
—
—
—
—
—
—
—
v
v
v
v
0
—
—
—
—
—
—
—
—
—
—
—
—
1
v
v
v
v
—
—
—
—
—
—
—
0
v
—
lists the connection between the dedicated clock input pins and GCLKs.
lists the connectivity between the dedicated clock input pins and RCLKs in
—
—
—
—
—
—
—
—
—
—
—
—
2
v
v
v
v
—
—
—
—
—
—
—
v
1
—
and
—
—
—
—
—
—
—
—
—
—
—
—
3
v
v
v
v
—
—
—
—
—
—
—
—
2
v —
Table 5–6 on page
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
v
v
v
v
4
3
v —
—
—
—
v
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
4
v
v
v
v
5
v
—
—
—
—
—
—
—
—
5
—
—
—
—
—
—
—
—
—
—
—
—
v
v
v
v
6
CLK (p/n Pins)
5–13.
v
—
—
—
—
—
—
—
—
6
—
—
—
—
—
—
—
—
—
—
—
—
7
v
v
v
v
CLK (p/n Pins)
v
—
—
—
—
—
—
—
—
7
—
—
—
—
—
—
—
—
—
—
—
—
v
v
v
v
8
—
—
—
—
—
—
—
—
v
8
—
—
—
—
—
—
—
—
—
—
—
—
v
v
v
v
9
—
—
—
—
—
—
—
—
—
9
10
—
—
—
—
—
—
—
—
—
—
—
—
v
v
v
v
10
—
—
—
—
—
—
—
—
—
Stratix IV Device Handbook Volume 1
11
—
—
—
—
—
—
—
—
—
—
—
—
v
v
v
v
11
—
—
—
—
—
—
—
—
—
12
—
—
—
—
—
—
—
—
—
—
—
—
v
v
v
v
—
—
—
—
—
—
—
—
—
12
13
—
—
—
—
—
—
—
—
—
—
—
—
v
v
v
v
13
—
—
—
—
—
—
—
—
—
Table 5–5
14
—
—
—
—
—
—
—
—
—
—
—
—
v
v
v
v
14
—
—
—
—
—
—
—
—
—
5–11
15
—
—
—
—
—
—
—
—
—
—
—
—
15
—
—
—
—
—
—
—
—
—
v
v
v
v