TMP92xy21FG Toshiba, TMP92xy21FG Datasheet - Page 391

• Manufacturer Part Number: TMP92xy21FG
• Manufacturer: Toshiba

Specifications of TMP92xy21FG

• Package: LQFP144
• Rom Types(m=mask,p=otp, F=flash,e=eeprom): Romless
• Rom Combinations: Romless
• Ram Combinations: 16
• Architecture: 32-bit CISC
• Usb/spi Channels: -
• Uart/sio Channels: 2
• I2c/sio Bus Channels: -
• (s)dram Controller: 1
• Adc 10-bit Channel: 4
• Da Converter: -
• Timer 8-bit Channel: 4
• Timer 16-bit Channel: 1
• Pwm 8-bit Channels: -
• Pwm 16-bit Channels: -
• Cs/wait Controller: 4
• Dual Clock: Y
• Number Of I/o Ports: 82
• Power Supply Voltage(v): 3.0 to 3.6

TMP92CH21
SDUUDQM
SDULDQM
SDLUDQM UDQM UDQM UDQM UDQM UDQM
<SMUXW>
SDLLDQM
Pin Name
SDCKE
SDACR
SDCLK
SDRAS
SDCAS
SDCS
SDWE
: Command address pin of SDRAM
A10
A11
A12
A13
A14
A15
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
LDQM LDQM LDQM LDQM LDQM
TypeA
16 M
RAS
CAS
CKE
CLK
A10
WE
CS
00:
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
BS
−
−
−
−
−
−
(5) Connection example
Data Bus Width: 16 Bits
TypeA
64 M
RAS
CAS
CKE
BS0
BS1
CLK
A10
A11
WE
CS
00:
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
TMP92CH21 and SDRAM
−
−
−
−
Figure 3.16.7 Connection with SDRAM (4 M word × 16 bits)
Figure 3.14.7-Figure 3.14.10 shows an example of connections between the
TypeB
128 M
RAS
CAS
CKE
BS0
BS1
CLK
A10
A11
WE
CS
01:
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
−
−
−
−
Table 3.16.3 Connection with SDRAM
TypeB
256 M
RAS
CAS
CKE
BS0
BS1
CLK
A10
A11
A12
WE
TMP92CH21
CS
01:
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
−
−
−
SDLUDQM
A13 to A12
SDLLDQM
D15 to D0
A11 to A0
SDCKE
TypeC
512 M
SDCLK
SDRAS
SDCAS
RAS
CAS
CKE
BS0
BS1
CLK
SDWE
A10
A11
A12
WE
SDCS
CS
10:
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
−
−
−
92CH21-389
UDQM
LDQM
SDRAM Pin Name
RAS
CAS
CKE
CLK
A10
WE
BS
CS
× 16 bits × 2
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
−
−
−
−
TypeB
16 M
1 M word × 4 Banks × 16 bits
01:
UDQM
LDQM
RAS
CAS
CKE
CLK
A10
WE
BS
CS
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
−
−
−
−
CLK
CKE
BS1 to BS0
A11 to A0
D15 to D0
UDQM
LDQM
RAS
CAS
WE
CS
UDQM
LDQM
RAS
CAS
CKE
CLK
A10
A11
BS0
BS1
WE
CS
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
Data Bus Width 32 Bits
× 16 bits × 2
−
−
TypeB
64 M
01:
UDQM
LDQM
RAS
CAS
CKE
BS0
BS1
CLK
A10
A11
WE
CS
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
−
−
UDQM
LDQM
RAS
CAS
CKE
BS0
BS1
CLK
A10
A11
WE
CS
× 16 bits × 2
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
−
−
TypeC
128 M
10:
UDQM DQM1 DQM1
LDQM DQM0 DQM0
RAS
CAS
CKE
BS0
BS1
CLK
A10
A11
WE
CS
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
−
−
× 32 bits
DQM3 DQM3
DQM2 DQM2
TypeB
64 M
RAS
CAS
CKE
BS0
BS1
CLK
A10
WE
CS
01:
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
TMP92CH21
−
−
−
2009-06-19
× 32 bits
TypeB
128 M
RAS
CAS
CKE
BS0
BS1
CLK
A10
A11
WE
CS
01:
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
−
−