cx28365 Mindspeed Technologies, cx28365 Datasheet - Page 13

• Manufacturer Part Number: cx28365
• Description: X12, X6, X4 T3/e3 Framer And Atm Cell Transmission Convergence Sublayer Processor
• Manufacturer: Mindspeed Technologies

Tables
500028C
Table 1-1.
Table 1-2.
Table 1-3.
Table 1-4.
Table 1-5.
Table 1-6.
Table 1-7.
Table 2-1.
Table 2-2.
Table 2-3.
Table 2-4.
Table 2-5.
Table 2-6.
Table 2-7.
Table 2-8.
Table 2-9.
Table 2-10.
Table 2-11.
Table 2-12.
Table 2-13.
Table 2-14.
Table 2-15.
Table 2-16.
Table 3-1.
Table 3-2.
Table 3-3.
Table 3-4.
Table 3-5.
Table 3-6.
Table 3-7.
Table 3-8.
Table 3-9.
Table 3-10.
Table 3-11.
Table 4-1.
Table 4-2.
Hardware Signal Definition, Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-9
Hardware Signal Definition, Transmit/Receive Line Interface . . . . . . . . . . . . . . . . . . . . . . . 1-11
Hardware Signal Definition, Transmit/Receive Systems Interface . . . . . . . . . . . . . . . . . . . 1-13
Hardware Signal Definition, ATM UTOPIA Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-16
Hardware Signal Definition, Programmable Input/Output Interface . . . . . . . . . . . . . . . . . . 1-18
Hardware Signal Definition, Power, and Ground. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-20
Hardware Signal Definition, Test, and Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-23
Overhead Sourcing Methods . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-9
Overhead Choice . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-10
DS3 Mode Alarm Signal Setting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-15
Setting the Error Insertion1 Control Register in DS3 Mode . . . . . . . . . . . . . . . . . . . . . . . . 2-26
Setting the Error Insertion1 Control Register in E3-G.751 Mode . . . . . . . . . . . . . . . . . . . . 2-27
Setting the Error Insertion1 Control Register in E3-G.832 Mode . . . . . . . . . . . . . . . . . . . . 2-27
Status Byte Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-39
FEBE Controls . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-50
C1 Octet . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-51
Cell Screening—Matching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-54
Cell Screening—Accept/Reject Cell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-54
Cell Format for 8-bit Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-56
Cell Format for 16-bit Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-56
Reset Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-59
JTAG Instruction Codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-70
CX28394 Device Identification JTAG Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-71
Cell Delineator Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2
Cell Delineator Control and Status Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2
PLCP Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-5
PLCP Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-5
Framer Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6
Framer Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6
Common Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-8
External Chip Select Address Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
Control Bit Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-19
DS3-C-Bit Parity/E3-G.751 Mode Field Interpretation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-50
E3-G.832 Mode Field Interpretation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-51
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1
Recommended Operating Conditions (Table 4-2 in the Data Sheet) . . . . . . . . . . . . . . . . . . . 4-2
Preliminary Information/Mindspeed Proprietary and Confidential
Mindspeed Technologies™
xiii