dac1628d1g25 NXP Semiconductors, dac1628d1g25 Datasheet - Page 132

• Manufacturer Part Number: dac1628d1g25
• Description: Dual 16-bit Dac Jesd204b Interface Up To 1.25 Gsps; X2, X4 And X8 Interpolating
• Manufacturer: NXP Semiconductors

NXP Semiconductors
18. Contents
1
2
3
4
5
6
6.1
6.2
7
8
9
10
10.1
10.2
10.2.1
10.2.2
10.2.3
10.2.4
10.2.5
10.2.6
10.2.7
10.2.7.1
10.2.8
10.3
10.3.1
10.3.2
10.4
10.5
10.6
10.7
10.7.1
10.7.2
10.7.3
10.8
10.9
10.10
10.10.1
10.10.2
10.11
10.12
10.13
10.14
10.15
10.15.1
10.15.2
10.15.3
DAC1628D1G25
Objective data sheet
General description . . . . . . . . . . . . . . . . . . . . . . 1
Features and benefits . . . . . . . . . . . . . . . . . . . . 2
Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Ordering information . . . . . . . . . . . . . . . . . . . . . 3
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Pinning information . . . . . . . . . . . . . . . . . . . . . . 5
Limiting values. . . . . . . . . . . . . . . . . . . . . . . . . . 7
Thermal characteristics . . . . . . . . . . . . . . . . . . 7
Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Application information. . . . . . . . . . . . . . . . . . 13
SPI timing description . . . . . . . . . . . . . . . . . . . 20
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 5
General description . . . . . . . . . . . . . . . . . . . . 13
JESD204B receiver . . . . . . . . . . . . . . . . . . . . 14
Lane input . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Equalizer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Deserializer. . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Comma detection and word alignment . . . . . . 16
Descrambler . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Inter-lane alignment . . . . . . . . . . . . . . . . . . . . 17
Frame assembly . . . . . . . . . . . . . . . . . . . . . . . 18
Serial Peripheral Interface (SPI) . . . . . . . . . . . 19
Protocol description . . . . . . . . . . . . . . . . . . . . 19
Clock input . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Operating modes . . . . . . . . . . . . . . . . . . . . . . 22
Finite Impulse Response (FIR) filters . . . . . . . 22
Single-Side Band Modulator (SSBM) . . . . . . . 23
40-bit NCO . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
NCO low power . . . . . . . . . . . . . . . . . . . . . . . 24
Minus 3dB. . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
DAC transfer function . . . . . . . . . . . . . . . . . . . 25
Full-scale current . . . . . . . . . . . . . . . . . . . . . . 26
Regulation . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Full-scale current adjustment . . . . . . . . . . . . . 27
Digital offset adjustment . . . . . . . . . . . . . . . . . 27
Analog output . . . . . . . . . . . . . . . . . . . . . . . . . 27
Auxiliary DACs . . . . . . . . . . . . . . . . . . . . . . . . 28
Phase correction. . . . . . . . . . . . . . . . . . . . . . . 29
Output configuration . . . . . . . . . . . . . . . . . . . . 29
Basic output configuration . . . . . . . . . . . . . . . 29
IQ-modulator - BGX7100 interface . . . . . . . . . 30
IQ-modulator - DC interface . . . . . . . . . . . . . . 31
Synchronization and word alignment. . . . . . . 16
Single device operation . . . . . . . . . . . . . . . . . 17
Inverse sinx / x. . . . . . . . . . . . . . . . . . . . . . . . 25
All information provided in this document is subject to legal disclaimers.
Rev. 1.1 — 10 October 2011
Dual 16-bit DAC: JESD204B interface; up to 1.25 Gsps
10.15.4
10.16
10.16.1
10.17
10.17.1
10.17.1.1 Page x00 - register allocation map . . . . . . . . 37
10.17.1.2 Page x00 bit definition detailed description . . 39
10.17.2
10.17.2.1 Page x01 allocation map . . . . . . . . . . . . . . . . 46
10.17.2.2 Page x01 bit definition detailed description . . 48
10.17.3
10.17.3.1 Page x02 allocation map . . . . . . . . . . . . . . . . 52
10.17.3.2 Page x02 bit definition detailed description . . 55
10.17.4
10.17.4.1 Page x03 allocation map . . . . . . . . . . . . . . . . 64
10.17.4.2 Page x03 bit definition detailed description . . 66
10.17.5
10.17.5.1 Page x04 allocation map description . . . . . . . 77
10.17.5.2 Page x04 bit definition detailed description . . 80
10.17.6
10.17.6.1 Page x08 allocation map . . . . . . . . . . . . . . . . 88
10.17.6.2 Page x08 bit definition detailed description . . 91
10.17.6.3 Page x09 allocation map description . . . . . . . 94
10.17.6.4 Page x09 bit definition detailed description . . 97
10.17.7
10.17.7.1 Page x0A register allocation map . . . . . . . . 101
10.17.7.2 Page x0A bit definition detailed description . 103
10.17.8
10.17.8.1 Page x10 register allocation map. . . . . . . . . 107
10.17.8.2 Page x10 bit definition detailed description . 109
10.17.8.3 Page x11 register allocation map . . . . . . . . . . 115
10.17.8.4 Page x11 bit definition detailed description . . 117
11
12
13
13.1
13.2
14
15
15.1
15.2
15.3
15.4
16
Package outline. . . . . . . . . . . . . . . . . . . . . . . 123
Abbreviations . . . . . . . . . . . . . . . . . . . . . . . . 124
Glossary. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
Revision history . . . . . . . . . . . . . . . . . . . . . . 126
Legal information . . . . . . . . . . . . . . . . . . . . . 127
Contact information . . . . . . . . . . . . . . . . . . . 128
IQ-modulator - AC interface . . . . . . . . . . . . . . 33
Design recommendations . . . . . . . . . . . . . . . 33
Power and grounding. . . . . . . . . . . . . . . . . . . 33
Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Page x00: Interface DAC DSP. . . . . . . . . . . . 35
Page x01: Dual DAC core . . . . . . . . . . . . . . . 45
Page x02: Multiple devices synchronization
and interrupt. . . . . . . . . . . . . . . . . . . . . . . . . . 52
Page x03: RX Digital Lane Processing
(DLP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Page x04: RX digital lane processing
monitoring . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Page x08/x09: JESD204 read configuration . 87
Page x0A: Main controls . . . . . . . . . . . . . . . 100
Page x10/x11 : RX physical layer. . . . . . . . . 106
Static parameters . . . . . . . . . . . . . . . . . . . . . 125
Dynamic parameters . . . . . . . . . . . . . . . . . . 125
Data sheet status . . . . . . . . . . . . . . . . . . . . . 127
Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . 127
Disclaimers . . . . . . . . . . . . . . . . . . . . . . . . . 127
Trademarks . . . . . . . . . . . . . . . . . . . . . . . . . 128
DAC1628D1G25
© NXP B.V. 2011. All rights reserved.
continued >>
132 of 133