SAF1761BE/V1,518 NXP Semiconductors, SAF1761BE/V1,518 Datasheet - Page 165

• Manufacturer Part Number: SAF1761BE/V1,518
• Manufacturer: NXP Semiconductors

Specifications of SAF1761BE/V1,518

• Lead Free Status / Rohs Status: Compliant

NXP Semiconductors
9.5.1.2
9.5.2
9.5.2.1
9.5.3
9.5.3.1
9.5.3.2
9.5.3.3
9.5.3.4
9.5.4
9.5.4.1
10
10.1
10.1.1
10.1.1.1
10.1.1.2
10.1.1.3
10.1.1.4
10.1.1.5
10.2
10.3
10.3.1
10.3.2
10.3.3
10.3.4
10.3.5
10.4
10.4.1
10.4.2
10.4.3
10.4.4
10.4.5
10.4.6
10.4.7
10.5
10.5.1
10.5.2
10.5.3
10.5.4
10.5.5
10.5.6
10.5.7
10.5.8
10.5.9
10.6
10.6.1
10.6.2
10.6.3
10.6.4
10.6.5
SAF1761_1
Product data sheet
Peripheral controller . . . . . . . . . . . . . . . . . . . . 98
Product ID register (R: 0372h) . . . . . . . . . . . . 92
OTG Control register . . . . . . . . . . . . . . . . . . . 92
OTG Control register . . . . . . . . . . . . . . . . . . . 92
OTG Interrupt registers. . . . . . . . . . . . . . . . . . 94
OTG Status register . . . . . . . . . . . . . . . . . . . . 94
OTG Interrupt Latch register. . . . . . . . . . . . . . 94
OTG Interrupt Enable Fall register . . . . . . . . . 95
OTG Interrupt Enable Rise register . . . . . . . . 96
OTG Timer register . . . . . . . . . . . . . . . . . . . . . 97
OTG Timer register . . . . . . . . . . . . . . . . . . . . . 97
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Direct Memory Access (DMA) . . . . . . . . . . . . 98
DMA for the IN endpoint . . . . . . . . . . . . . . . . . 98
DMA for the OUT endpoint . . . . . . . . . . . . . . . 98
DMA initialization . . . . . . . . . . . . . . . . . . . . . . 98
Starting DMA . . . . . . . . . . . . . . . . . . . . . . . . . 99
DMA stop and interrupt handling . . . . . . . . . . 99
Endpoint description . . . . . . . . . . . . . . . . . . . 100
Peripheral controller-specific registers . . . . . 101
Address register . . . . . . . . . . . . . . . . . . . . . . 101
Mode register . . . . . . . . . . . . . . . . . . . . . . . . 102
Interrupt Configuration register . . . . . . . . . . . 103
Debug register . . . . . . . . . . . . . . . . . . . . . . . 104
DcInterruptEnable register . . . . . . . . . . . . . . 105
Data flow registers . . . . . . . . . . . . . . . . . . . . 107
Endpoint Index register. . . . . . . . . . . . . . . . . 107
Control Function register . . . . . . . . . . . . . . . 108
Data Port register . . . . . . . . . . . . . . . . . . . . . 109
Buffer Length register . . . . . . . . . . . . . . . . . . 110
DcBufferStatus register. . . . . . . . . . . . . . . . . 110
Endpoint MaxPacketSize register . . . . . . . . . 111
Endpoint Type register . . . . . . . . . . . . . . . . . 112
DMA registers . . . . . . . . . . . . . . . . . . . . . . . . 113
GDMA read or write (opcode = 00h/01h) for
Generic DMA slave mode . . . . . . . . . . . . . . . 113
DMA Command register . . . . . . . . . . . . . . . . 114
DMA Transfer Counter register . . . . . . . . . . . 115
DcDMAConfiguration register . . . . . . . . . . . . 116
DMA Hardware register . . . . . . . . . . . . . . . . 117
DMA Interrupt Reason register . . . . . . . . . . . 118
DMA Interrupt Enable register . . . . . . . . . . . 119
DMA Endpoint register . . . . . . . . . . . . . . . . . 119
DMA Burst Counter register . . . . . . . . . . . . . 120
General registers . . . . . . . . . . . . . . . . . . . . . 120
DcInterrupt register . . . . . . . . . . . . . . . . . . . . 120
DcChipID register . . . . . . . . . . . . . . . . . . . . . 122
Frame Number register. . . . . . . . . . . . . . . . . 122
DcScratch register . . . . . . . . . . . . . . . . . . . . 123
Unlock Device register . . . . . . . . . . . . . . . . . 123
Rev. 01 — 18 November 2009
10.6.6
10.6.7
11
12
13
14
15
15.1
15.1.1
15.1.1.1
15.1.1.2
15.1.1.3
15.1.1.4
15.1.2
15.1.2.1
15.1.2.2
15.1.2.3
15.1.2.4
15.2
15.2.1
15.2.1.1
15.2.1.2
15.2.2
15.2.2.1
16
17
17.1
17.2
17.3
17.4
18
18.1
18.1.1
18.1.2
18.1.3
18.1.3.1
18.1.3.2
18.2
18.2.1
18.2.2
18.2.3
18.3
18.3.1
18.3.2
18.3.3
18.4
18.4.1
18.4.2
18.4.3
Power consumption . . . . . . . . . . . . . . . . . . . 125
Limiting values . . . . . . . . . . . . . . . . . . . . . . . 126
Recommended operating conditions . . . . . 126
Static characteristics . . . . . . . . . . . . . . . . . . 127
Dynamic characteristics . . . . . . . . . . . . . . . . 130
Package outline . . . . . . . . . . . . . . . . . . . . . . . 143
Soldering of SMD packages . . . . . . . . . . . . . 144
Appendix . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
Interrupt Pulse Width register. . . . . . . . . . . . 124
Test Mode register . . . . . . . . . . . . . . . . . . . . 124
Host timing . . . . . . . . . . . . . . . . . . . . . . . . . . 132
PIO timing . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Register or memory write . . . . . . . . . . . . . . . 132
Register read . . . . . . . . . . . . . . . . . . . . . . . . 133
Register access . . . . . . . . . . . . . . . . . . . . . . 133
Memory read . . . . . . . . . . . . . . . . . . . . . . . . 134
DMA timing. . . . . . . . . . . . . . . . . . . . . . . . . . 135
Single cycle: DMA read . . . . . . . . . . . . . . . . 135
Single cycle: DMA write . . . . . . . . . . . . . . . . 136
Multi-cycle: DMA read . . . . . . . . . . . . . . . . . 137
Multi-cycle: DMA write . . . . . . . . . . . . . . . . . 138
Peripheral timing . . . . . . . . . . . . . . . . . . . . . 139
PIO timing . . . . . . . . . . . . . . . . . . . . . . . . . . 139
PIO register read or write . . . . . . . . . . . . . . . 139
PIO register access . . . . . . . . . . . . . . . . . . . 140
DMA timing. . . . . . . . . . . . . . . . . . . . . . . . . . 141
DMA read or write . . . . . . . . . . . . . . . . . . . . 141
Introduction to soldering. . . . . . . . . . . . . . . . 144
Wave and reflow soldering . . . . . . . . . . . . . . 144
Wave soldering. . . . . . . . . . . . . . . . . . . . . . . 144
Reflow soldering. . . . . . . . . . . . . . . . . . . . . . 145
Errata added on 2009-04-20 . . . . . . . . . . . . 146
Problem description . . . . . . . . . . . . . . . . . . . 146
Implication . . . . . . . . . . . . . . . . . . . . . . . . . . 146
Workaround . . . . . . . . . . . . . . . . . . . . . . . . . 146
Software retry mechanism . . . . . . . . . . . . . . 146
Hardware retry mechanism . . . . . . . . . . . . . 147
Errata added on 2009-04-20 . . . . . . . . . . . . 147
Problem description . . . . . . . . . . . . . . . . . . . 147
Implication . . . . . . . . . . . . . . . . . . . . . . . . . . 147
Workaround . . . . . . . . . . . . . . . . . . . . . . . . . 147
Errata added on 2009-04-20 . . . . . . . . . . . . 147
Problem description . . . . . . . . . . . . . . . . . . . 147
Implication . . . . . . . . . . . . . . . . . . . . . . . . . . 148
Workaround . . . . . . . . . . . . . . . . . . . . . . . . . 148
Errata added on 2009-04-20 . . . . . . . . . . . . 148
Problem description . . . . . . . . . . . . . . . . . . . 148
Implication . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Workaround . . . . . . . . . . . . . . . . . . . . . . . . . 150
Hi-Speed USB OTG controller
SAF1761
© NXP B.V. 2009. All rights reserved.
continued >>
165 of 166