SAF1761BE/V1,518 NXP Semiconductors, SAF1761BE/V1,518 Datasheet - Page 164

• Manufacturer Part Number: SAF1761BE/V1,518
• Manufacturer: NXP Semiconductors

Specifications of SAF1761BE/V1,518

• Lead Free Status / Rohs Status: Compliant

NXP Semiconductors
27. Contents
1
2
3
3.1
4
5
6
6.1
6.2
7
7.1
7.1.1
7.2
7.2.1
7.2.2
7.3
7.3.1
7.3.2
7.3.3
7.3.4
7.3.5
7.4
7.5
7.6
7.7
7.8
7.8.1
7.9
8
8.1
8.1.1
8.1.2
8.1.3
8.1.4
8.2
8.2.1
8.2.2
8.2.3
8.2.4
8.2.5
8.2.6
8.2.7
8.2.8
SAF1761_1
Product data sheet
General description . . . . . . . . . . . . . . . . . . . . . . 1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Ordering information . . . . . . . . . . . . . . . . . . . . . 5
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Pinning information . . . . . . . . . . . . . . . . . . . . . . 7
Functional description . . . . . . . . . . . . . . . . . . 14
Host controller . . . . . . . . . . . . . . . . . . . . . . . . . 31
Host/peripheral roles. . . . . . . . . . . . . . . . . . . . . 4
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 7
SAF1761 internal architecture: advanced
NXP slave host controller and hub . . . . . . . . . 14
Internal clock scheme and port selection . . . . 15
Host controller buffer memory block . . . . . . . . 16
General considerations. . . . . . . . . . . . . . . . . . 16
Structure of the SAF1761 host controller
memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Accessing the SAF1761 host controller
memory: PIO and DMA . . . . . . . . . . . . . . . . . 19
PIO mode access, memory read cycle . . . . . . 19
PIO mode access, memory write cycle . . . . . 20
PIO mode access, register read cycle . . . . . . 20
PIO mode access, register write cycle . . . . . . 20
DMA mode, read and write operations . . . . . . 20
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Phase-Locked Loop (PLL) clock multiplier . . . 24
Power management . . . . . . . . . . . . . . . . . . . . 24
Overcurrent detection . . . . . . . . . . . . . . . . . . . 25
Power supply . . . . . . . . . . . . . . . . . . . . . . . . . 27
Hybrid mode . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Power-On Reset (POR) . . . . . . . . . . . . . . . . . 30
EHCI capability registers . . . . . . . . . . . . . . . . 32
CAPLENGTH register. . . . . . . . . . . . . . . . . . . 32
HCIVERSION register . . . . . . . . . . . . . . . . . . 32
HCSPARAMS register . . . . . . . . . . . . . . . . . . 33
HCCPARAMS register . . . . . . . . . . . . . . . . . . 34
EHCI operational registers . . . . . . . . . . . . . . . 35
USBCMD register . . . . . . . . . . . . . . . . . . . . . . 35
USBSTS register . . . . . . . . . . . . . . . . . . . . . . 36
USBINTR register . . . . . . . . . . . . . . . . . . . . . . 37
FRINDEX register . . . . . . . . . . . . . . . . . . . . . . 37
CONFIGFLAG register . . . . . . . . . . . . . . . . . . 38
PORTSC1 register . . . . . . . . . . . . . . . . . . . . . 38
ISO PTD Done Map register. . . . . . . . . . . . . . 40
ISO PTD Skip Map register . . . . . . . . . . . . . . 40
Rev. 01 — 18 November 2009
8.2.9
8.2.10
8.2.11
8.2.12
8.2.13
8.2.14
8.2.15
8.3
8.3.1
8.3.2
8.3.3
8.3.4
8.3.5
8.3.6
8.3.7
8.3.8
8.3.9
8.3.10
8.3.11
8.4
8.4.1
8.4.2
8.4.3
8.4.4
8.4.5
8.4.6
8.4.7
8.4.8
8.5
8.5.1
8.5.2
8.5.3
8.5.4
8.5.5
8.5.6
9
9.1
9.2
9.3
9.3.1
9.3.2
9.4
9.4.1
9.4.2
9.4.3
9.5
9.5.1
9.5.1.1
OTG controller . . . . . . . . . . . . . . . . . . . . . . . . 84
ISO PTD Last PTD register . . . . . . . . . . . . . . 40
INT PTD Done Map register. . . . . . . . . . . . . . 41
INT PTD Skip Map register . . . . . . . . . . . . . . 41
INT PTD Last PTD register . . . . . . . . . . . . . . 41
ATL PTD Done Map register . . . . . . . . . . . . . 42
ATL PTD Skip Map register . . . . . . . . . . . . . . 42
ATL PTD Last PTD register . . . . . . . . . . . . . . 42
Configuration registers . . . . . . . . . . . . . . . . . . 43
HW Mode Control register . . . . . . . . . . . . . . . 43
HcChipID register. . . . . . . . . . . . . . . . . . . . . . 44
HcScratch register . . . . . . . . . . . . . . . . . . . . . 45
SW Reset register . . . . . . . . . . . . . . . . . . . . . 45
HcDMAConfiguration register. . . . . . . . . . . . . 46
HcBufferStatus register . . . . . . . . . . . . . . . . . 47
ATL Done Timeout register . . . . . . . . . . . . . . 48
Memory register . . . . . . . . . . . . . . . . . . . . . . . 48
Edge Interrupt Count register. . . . . . . . . . . . . 49
DMA Start Address register . . . . . . . . . . . . . . 50
Power-Down Control register . . . . . . . . . . . . . 51
Interrupt registers . . . . . . . . . . . . . . . . . . . . . . 53
HcInterrupt register . . . . . . . . . . . . . . . . . . . . 53
HcInterruptEnable register . . . . . . . . . . . . . . . 55
ISO IRQ Mask OR register. . . . . . . . . . . . . . . 56
INT IRQ Mask OR register . . . . . . . . . . . . . . . 56
ATL IRQ Mask OR register. . . . . . . . . . . . . . . 57
ISO IRQ Mask AND register . . . . . . . . . . . . . 57
INT IRQ Mask AND register. . . . . . . . . . . . . . 57
ATL IRQ Mask AND register . . . . . . . . . . . . . 57
Proprietary Transfer Descriptor (PTD) . . . . . . 58
High-speed bulk IN and OUT . . . . . . . . . . . . . 59
High-speed isochronous IN and OUT . . . . . . 63
High-speed interrupt IN and OUT . . . . . . . . . 67
Start and complete split for bulk . . . . . . . . . . . 71
Start and complete split for isochronous . . . . 75
Start and complete split for interrupt . . . . . . . 79
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Dual-role device . . . . . . . . . . . . . . . . . . . . . . . 84
Session Request Protocol (SRP) . . . . . . . . . . 85
B-device initiating SRP. . . . . . . . . . . . . . . . . . 85
A-device responding to SRP . . . . . . . . . . . . . 85
Host Negotiation Protocol (HNP) . . . . . . . . . . 86
Sequence of HNP events . . . . . . . . . . . . . . . . 86
OTG state diagrams . . . . . . . . . . . . . . . . . . . . 87
HNP implementation and OTG state machine 89
OTG controller registers . . . . . . . . . . . . . . . . . 90
Device Identification registers . . . . . . . . . . . . 92
Vendor ID register . . . . . . . . . . . . . . . . . . . . . 92
Hi-Speed USB OTG controller
SAF1761
© NXP B.V. 2009. All rights reserved.
continued >>
164 of 166