HFC-4S Cologne Chip AG, HFC-4S Datasheet - Page 4

• Manufacturer Part Number: HFC-4S
• Description: Isdn HDLC Fifo Controller With 8 (4) Integrated S/t Interfaces
• Manufacturer: Cologne Chip AG

HFC-4S
HFC-8S
3 HFC-4S / 8S data flow
4 FIFO handling and HDLC controller
4 of 273
2.6
2.7
3.1
3.2
3.3
3.4
3.5
3.6
4.1
4.2
4.3
4.4
2.5.3
2.6.1
2.6.2
2.7.1
2.7.2
3.3.1
3.3.2
3.3.3
3.4.1
3.4.2
3.4.3
3.5.1
3.5.2
4.3.1
4.3.2
4.3.3
4.3.4
4.3.5
4.3.6
4.3.7
4.4.1
4.4.2
Serial processor interface (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Data flow concept . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Flow controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Assigners . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Data flow modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Subchannel Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
FIFO counters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
FIFO size setup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
FIFO operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
2.5.2.3
2.5.2.4
2.5.2.5
Examples of processor connection circuitries . . . . . . . . . . . . . . . . .
SPI read and write access . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SPI connection circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Write only registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Read only registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
HFC-channel assigner . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
PCM slot assigner . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
S/T interface assigner . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Simple Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Channel Select Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
FIFO Sequence Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Transparent mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
HDLC mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
HDLC transmit FIFOs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Automatical D-channel frame repetition . . . . . . . . . . . . . . . . . . . . 132
FIFO full condition in HDLC transmit HFC-channels . . . . . . . . . . . . . 132
HDLC receive FIFOs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
FIFO full condition in HDLC receive HFC-channels . . . . . . . . . . . . . 134
Transparent mode of the HFC-4S / 8S . . . . . . . . . . . . . . . . . . . . . 134
Reading
Write only registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
Read only registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
8 bit processors in mode 4 (Intel, multiplexed) . . . . . . . . . . .
16 bit processors in mode 4 (Intel, multiplexed) . . . . . . . . . .
32 bit processors in mode 4 (Intel, multiplexed) . . . . . . . . . .
- and -counters . . . . . . . . . . . . . . . . . . . . . . . . . . 135
Data Sheet
March 2003 (rev. A)
Cologne
Chip
127
83
86
86
91
94
95
99
99
99
99
73
81
83
85
75
77
93