XC3S50A Xilinx Corp., XC3S50A Datasheet - Page 87

• Manufacturer Part Number: XC3S50A
• Description: Spartan-3a Fpga Family Data Sheet
• Manufacturer: Xilinx Corp.

Table 72: Spartan-3A FG400 Pinout (Continued)
DS529-4 (v1.5) July 10, 2007
Product Specification
Bank
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
IP_L23P_1/VREF_1
IP_L27N_1
IP_L27P_1
IP_L31N_1
IP_L31P_1/VREF_1
IP_L35N_1
IP_L35P_1
IP_L39N_1
IP_L39P_1/VREF_1
SUSPEND
VCCO_1
VCCO_1
VCCO_1
VCCO_1
VCCO_1
IO_L01N_2/M0
IO_L01P_2/M1
IO_L02N_2/CSO_B
IO_L02P_2/M2
IO_L03N_2
IO_L03P_2
IO_L04N_2
IO_L04P_2
IO_L05N_2
IO_L05P_2
IO_L06N_2
IO_L06P_2
IO_L07N_2/VS2
IO_L07P_2/RDWR_B
IO_L08N_2
IO_L08P_2
IO_L09N_2/VS0
IO_L09P_2/VS1
IO_L10N_2
IO_L10P_2
IO_L11N_2
IO_L11P_2
IO_L12N_2/D6
IO_L12P_2/D7
IO_L13N_2
IO_L13P_2
IO_L14N_2/D4
R
Pin Name
FG400
Ball
H14
H15
G14
G15
R15
D19
H16
N16
K15
K19
T19
T10
J15
J16
J13
J14
W3
W4
W6
W8
V4
U4
Y2
Y3
R7
T6
U5
V5
U6
T7
U7
T8
Y5
Y4
V6
Y7
Y6
U9
T9
V7
V9
V8
MGMT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
VCCO
VCCO
VCCO
VCCO
VCCO
VREF
VREF
VREF
DUAL
DUAL
DUAL
DUAL
DUAL
DUAL
DUAL
DUAL
DUAL
DUAL
DUAL
Type
PWR
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
www.xilinx.com
Table 72: Spartan-3A FG400 Pinout (Continued)
Bank
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
IO_L14P_2/D5
IO_L15N_2/GCLK13
IO_L15P_2/GCLK12
IO_L16N_2/GCLK15
IO_L16P_2/GCLK14
IO_L17N_2/GCLK1
IO_L17P_2/GCLK0
IO_L18N_2/GCLK3
IO_L18P_2/GCLK2
IO_L19N_2
IO_L19P_2
IO_L20N_2/MOSI/CSI_B
IO_L20P_2
IO_L21N_2
IO_L21P_2
IO_L22N_2/DOUT
IO_L22P_2/AWAKE
IO_L23N_2
IO_L23P_2
IO_L24N_2/D3
IO_L24P_2/INIT_B
IO_L25N_2
IO_L25P_2
IO_L26N_2/D1
IO_L26P_2/D2
IO_L27N_2
IO_L27P_2
IO_L28N_2
IO_L28P_2
IO_L29N_2
IO_L29P_2
IO_L30N_2
IO_L30P_2
IO_L31N_2
IO_L31P_2
IO_L32N_2/CCLK
IO_L32P_2/D0/DIN/MISO
IP_2
IP_2
IP_2
IP_2
IP_2
Pin Name
Pinout Descriptions
FG400
W13
W14
W16
W10
W12
W18
Ball
U10
V10
V11
Y11
V12
U11
R12
Y12
Y13
V13
U13
R13
Y14
V14
V15
Y15
U15
Y16
U16
V16
Y18
Y17
U17
V17
Y19
P12
P13
R10
T12
T13
T14
T15
W9
R8
Y9
P9
MGMT
INPUT
INPUT
INPUT
INPUT
INPUT
DUAL
GCLK
GCLK
GCLK
GCLK
GCLK
GCLK
GCLK
GCLK
DUAL
DUAL
DUAL
DUAL
DUAL
DUAL
DUAL
DUAL
Type
PWR
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
87