XC3S50A Xilinx Corp., XC3S50A Datasheet - Page 77

• Manufacturer Part Number: XC3S50A
• Description: Spartan-3a Fpga Family Data Sheet
• Manufacturer: Xilinx Corp.

FT256 Footprint (XC3S50A)
DS529-4 (v1.5) July 10, 2007
Product Specification
53
20
51
3
I/O: Unrestricted, general-purpose
user I/O
INPUT: Unrestricted,
general-purpose input pin
CONFIG: Dedicated configuration
pins, SUSPEND pin
N.C.: Not connected (XC3S50A
only)
M
A
B
C
D
E
G
H
K
N
P
R
F
J
L
T
R
VREF_3
LHCLK1
LHCLK5
LHCLK7
L01N_3
L03P_3
L03N_3
L08P_3
L08N_3
L11N_3
L14N_3
L15N_3
L20P_3
L20N_3
L22N_3
L23P_3
GND
GND
N.C.
TDI
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
1
VCCO_3
VCCO_3
VCCO_3
LHCLK0
LHCLK4
L01P_3
L11P_3
L14P_3
L22P_3
L23N_3
L02P_2
L02N_2
CSO_B
GND
GND
TMS
N.C.
N.C.
I/O
I/O
I/O
I/O
I/O
I/O
I/O
M2
2
RDWR_B
LHCLK2
LHCLK3
LHCLK6
L19P_0
L19N_0
L02N_3
L12P_3
L12N_3
L15P_3
L24P_3
L03P_2
L04P_2
TRDY2
IRDY2
GND
GND
N.C.
N.C.
N.C.
N.C.
N.C.
VS2
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
(Differential Outputs)
3
Figure 18: XC3S50A FT256 Package Footprint (top view)
VCCO_2
(Differential Outputs)
VREF_0
INPUT
INPUT
VREF_3
L18P_0
L18N_0
L20P_0
L02P_3
L04P_3
L04N_3
L24N_3
L01P_2
L01N_2
L05P_2
N.C.
N.C.
N.C.
N.C.
N.C.
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
M1
M0
4
PUDC_B
VCCAUX
VCCO_0
VCCO_3
INPUT
INPUT
INPUT
VREF_2
L17P_0
L17N_0
L20N_0
L21P_3
L25P_3
L04N_2
L06P_2
L05N_2
GND
GND
N.C.
N.C.
VS0
I/O
I/O
I/O
I/O
I/O
I/O
D7
5
26
30
28
4
VCCAUX
INPUT
INPUT
INPUT
INPUT
VREF_3
L15P_0
L15N_0
L16N_0
L21N_3
L25N_3
L03N_2
L06N_2
GND
GND
N.C.
N.C.
N.C.
N.C.
VS1
I/O
I/O
I/O
I/O
I/O
D6
6
DUAL: Configuration, AWAKE
pins, then possible user I/O
CLK: User I/O, input, or global
buffer input
JTAG: Dedicated JTAG port pins
GND: Ground
VCCINT
INPUT
INPUT
INPUT
INPUT
INPUT
VREF_2
L16P_0
L13P_3
L13N_3
L08P_2
GND
GND
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
I/O
I/O
D5
7
www.xilinx.com
Bank 2
VCCINT
VCCINT
GCLK10
GCLK11
VCCO_0
GCLK14
VCCO_2
GCLK15
INPUT
INPUT
VREF_2
L12P_0
L12N_0
L11P_0
L11N_0
L08N_2
L10P_2
L10N_2
GCLK8
GCLK9
GND
GND
N.C.
I/O
I/O
I/O
I/O
I/O
I/O
I/O
D4
8
Bank 0
VCCINT
VCCINT
VCCO_0
VREF_0
VREF_2
VCCO_2
INPUT
INPUT
INPUT
L10N_0
L10P_0
L09N_0
L11P_2
L11N_2
L12P_2
L12N_2
GCLK7
GCLK6
GCLK5
GCLK0
GCLK1
GCLK2
GCLK3
GND
GND
I/O
I/O
I/O
I/O
I/O
I/O
I/O
9
VCCINT
VREF_2
INPUT
INPUT
INPUT
L08N_0
L08P_0
L09P_0
L13P_1
L14P_2
L14N_2
GCLK4
CSI_B
GND
GND
N.C.
N.C.
N.C.
N.C.
N.C.
MOSI
10
I/O
I/O
I/O
I/O
I/O
(Differential Outputs)
(Differential Outputs)
VCCAUX
VREF_2
INPUT
INPUT
INPUT
INPUT
INPUT
AWAKE
L07N_0
L07P_0
L03N_0
L25N_1
L21N_1
L13N_1
L04P_1
L16N_2
L16P_2
L15N_2
L15P_2
DOUT
GND
GND
N.C.
11
I/O
I/O
I/O
I/O
I/O
I/O
I/O
VCCO_1
VCCAUX
VCCO_2
VREF_1
VREF_1
VREF_1
INPUT
INPUT
INPUT
INPUT
INPUT
L03P_0
L25P_1
L21P_1
L10P_1
L04N_1
L17N_2
L17P_2
INIT_B
GND
GND
N.C.
N.C.
12
I/O
I/O
I/O
I/O
D3
15
16
6
4
VCCO_0
L20P_2
L04N_0
L01N_0
L01P_0
L23P_1
L20N_1
L10N_1
L01P_1
L18P_2
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
HDC
13
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
D1
D2
VREF: User I/O or input voltage
reference for bank
VCCO: Output voltage supply for
bank
VCCINT: Internal core supply
voltage (+1.2V)
VCCAUX: Auxiliary supply voltage
DIN/MISO
RHCLK5
RHCLK4
RHCLK1
L02N_0
L23N_1
L14N_1
L11N_1
L01N_1
L20N_2
L18N_2
L04P_0
L20P_1
L14P_1
GND
GND
CCLK
N.C.
N.C.
N.C.
N.C.
LDC2
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
14
D0
VCCO_1
RHCLK6
VCCO_1
RHCLK0
VCCO_1
VREF_0
L24N_1
L22N_1
L02N_1
DONE
L02P_0
L15P_1
L11P_1
L02P_1
IRDY1
GND
GND
TCK
N.C.
N.C.
LDC0
LDC1
Pinout Descriptions
15
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DS529-4_09_012407
RHCLK7
RHCLK3
RHCLK2
L15N_1
L12N_1
L03N_1
L24P_1
L22P_1
TRDY1
L12P_1
L03P_1
GND
TDO
GND
N.C.
N.C.
N.C.
N.C.
N.C.
16
I/O
I/O
I/O
I/O
I/O
I/O
I/O
77