cn8236 Mindspeed Technologies, cn8236 Datasheet - Page 26

• Manufacturer Part Number: cn8236
• Description: Atm Servicesar Plus With Xbr Traffic Management
• Manufacturer: Mindspeed Technologies

26
List of Tables
Table 14-8.
Table 14-9.
Table 14-10. 0x1f4—Local Processor Interrupt Mask Register 1 (LP_IMASK1) . . . . . . . . . . . . . . . . . . 14-38
Table 14-11. PCI Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-39
Table 14-12. PCI Register Configuration Register Field Descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . 14-40
Table 14-13. PCI Command Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-42
Table 14-14. PCI Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-42
Table 14-15. PCI Special Status Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-43
Table 14-16. EEPROM Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-43
Table 15-1.
Table 15-2.
Table 15-3.
Table 15-4.
Table 15-5.
Table 15-6.
Table 15-7.
Table 15-8.
Table 15-9.
Table 16-1.
Table 16-2.
Table 16-3.
Table 16-4.
Table 16-5.
Table 16-6.
Table 16-7.
Table 16-8.
Table 16-9.
Table 16-10. Local Processor Memory Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-16
Table 16-11. Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-19
Table 16-12. DC Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-20
Table 16-13. Pin Description (Numeric List) (1 of 4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-25
Table 16-14. Pin Description (Alphabetic List) (1 of 4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-29
Table 16-15. Spare Pins Reserved for Inputs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-32
Table A-1.
Table A-2.
Table A-3.
Table A-4.
0x1e4—Local Processor Interrupt Status Register 1 (LP_ISTAT1) . . . . . . . . . . . . . . . . . . 14-36
0x1f0—Local Processor Interrupt Mask Register 0 (LP_IMASK0) . . . . . . . . . . . . . . . . . . 14-37
Table of Values for Segmentation Control Register Initialization . . . . . . . . . . . . . . . . . . . . . 15-1
Table of Values for Segmentation Internal Memory Initialization. . . . . . . . . . . . . . . . . . . . . 15-2
Table of Values for Segmentation SAR Shared Memory Initialization . . . . . . . . . . . . . . . . . 15-3
Table of Values for Scheduler Control Register Initialization . . . . . . . . . . . . . . . . . . . . . . . . 15-5
Table of Values for Sch SAR Shared Memory Initialization . . . . . . . . . . . . . . . . . . . . . . . . . 15-6
Table of Values for Reassembly Control Register Initialization . . . . . . . . . . . . . . . . . . . . . . 15-8
Table of Values for Reassembly Internal Memory Initialization . . . . . . . . . . . . . . . . . . . . . 15-10
Table of Values for Reassembly SAR Shared Memory Initialization. . . . . . . . . . . . . . . . . . 15-11
Table of Values for General Control Register Initialization . . . . . . . . . . . . . . . . . . . . . . . . . 15-15
PCI Bus Interface Timing Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-1
UTOPIA Interface Timing Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-4
Slave UTOPIA Interface Timing Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-5
System Clock Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-7
SRAM Organization Loading Dependencies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-9
SAR Shared Memory Output Loading Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-9
CN8236 Memory Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-10
PHY Interface Timing (PROCMODE = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-13
Synchronous Processor Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-14
Boundary Scan Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-1
IEEE Std. 1149.1 Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-3
Boundary Scan Register Cells . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-5
Timing Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-13
Mindspeed Technologies
ATM ServiceSAR Plus with xBR Traffic Management
™
28236-DSH-001-B
CN8236