DS3184DK Maxim Integrated Products, DS3184DK Datasheet - Page 379

• Manufacturer Part Number: DS3184DK
• Description: KIT DEMO FOR DS3184
• Manufacturer: Maxim Integrated Products

Specifications of DS3184DK

• Main Purpose: Telecom, ATM / Packet PHYs
• Utilized Ic / Part: DS3184
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Secondary Attributes: -
• Embedded: -
• Primary Attributes: -
• Lead Free Status / Rohs Status: Lead free / RoHS Compliant

Figure 14-4. DS3181 Pin Assignments—400-Lead TE-PBGA
Note: Green indicates VSS, Red indicates VDD, Yellow indicates system interface pins, and blank cells indicate no connect balls.
W
M
G
B
C
D
H
K
N
R
U
A
E
P
V
Y
F
L
T
J
VDD_RX1
VDD_JA1
GPIO[5]
GPIO[7]
MODE
RXN1
TXN1
CLKA
CLKB
TXN2
VDD
VSS
D[0]
D[1]
VSS
A[1]
A[0]
1
ROHSOF
GPIO[6]
GPIO[8]
RXP1
CLKC
TXP1
RDY*
TXP2
VDD
ALE
A[5]
A[4]
A[3]
A[2]
D[2]
D[3]
D[4]
D[5]
2
1
RPOS1
RNEG1
JTCLK
TEST*
A[10]
D[10]
JTDI
HIZ*
A[9]
A[8]
A[7]
A[6]
RD*
CS*
D[6]
D[7]
D[8]
D[9]
3
VDD_TX1
TCLKI1
TPOS1
TNEG1
JTRST*
JTMS
JTDO
D[11]
D[12]
D[13]
D[14]
WR*
INT*
4
VDD_CLA
TPDENI1
ROHCLK
TOHEN1
GPIO[1]
GPIO[2]
GPIO[4]
GPIO[3]
WIDTH
D[15]
5
1
D
RPDENI1 TCLKO1
TSER1
VDD
VDD
VDD
VSS
VSS
VSS
VSS
VDD
VDD
VDD
6
TOHSOF
TSOFO1
TSOFI1
VDD
VDD
VDD
VSS
VSS
VSS
VSS
VDD
VDD
VDD
7
1
TOHCLK1 RPDAT1
RSOFO1
TLCLK1
RLCLK1
TOH1
VDD
VDD
VDD
VSS
VSS
VSS
VSS
VDD
VDD
VDD
8
TPDENO
TPDAT1
RCLKO1
RSER1
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
9
1
ROH1
379
10
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
11
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
12
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VDD
VDD
VDD
VDD
VDD
VDD
VSS
VSS
VSS
VSS
13
VDD
VDD
VDD
VDD
VDD
VDD
VSS
VSS
VSS
VSS
14
TDATA[30
TDATA[31
TADR[4]
TADR[3]
TADR[2]
TEOP
VDD
VDD
VDD
VDD
VDD
VDD
VSS
VSS
VSS
VSS
15
]
]
TDATA[21
TDATA[22
TDATA[23
TDATA[17
TDATA[29
TDATA[15
RDATA[3
RDATA[3
RDATA[2
RDATA[2
RDATA[1
RDATA[1
RDATA[1
RDATA[1
TADR[1]
REOP
TSPA
TSOX
RST*
TSX
16
1]
0]
9]
8]
5]
4]
3]
2]
]
]
]
]
]
]
TDATA[19
TDATA[26
TDATA[16
TDATA[18
TDATA[28
TDATA[12
TDATA[14
RDATA[9] RDATA[8] RDATA[7] RDATA[6]
TMOD[0] TMOD[1] TDATA[9]
RDATA[2
RDATA[2
RDATA[2
RDATA[2
RDATA[2
RDATA[1
RDATA[1
TDXA[1]
TPRTY
RSOX
TERR
17
7]
6]
5]
4]
3]
1]
0]
]
]
]
]
]
]
]
TDATA[20
TDATA[27
TDATA[11
TDATA[13
RDATA[2] RDATA[1]
RDATA[5] RDATA[4] RDATA[3]
TDATA[1] RADR[4]
TDATA[6] TDATA[3] TDATA[0]
TDATA[5] TDATA[4] TDATA[2]
RDATA[2
RDATA[2
RDATA[2
RMOD[0] RMOD[1] RDATA[0]
TADR[0]
RDXA[3]
RADR[2]
RVAL
REN*
18
0]
2]
1]
]
]
]
]
TDATA[25
TDATA[10
RDATA[1
RDATA[1
RDXA[2]
RDXA[1]
RADR[1]
TDXA[4]
TDXA[3]
RERR
TEN*
VDD
19
9]
8]
]
]
TDATA[24
TDATA[8]
TDATA[7]
RDATA[1
RDATA[1
RDXA[4]
RADR[0]
RADR[3]
TDXA[2]
RPRTY
TSCLK
RSCLK
VSS
VDD
VSS
20
7]
6]
]