UPD78F1000GB-GAF-AX Renesas Electronics America, UPD78F1000GB-GAF-AX Datasheet - Page 173

• Manufacturer Part Number: UPD78F1000GB-GAF-AX
• Description: MCU 16BIT 78K0R/KX3-L 44-LQFP
• Manufacturer: Renesas Electronics America
• Series: 78K0R/Kx3-Lr

Specifications of UPD78F1000GB-GAF-AX

• Core Processor: 78K/0R
• Core Size: 16-Bit
• Speed: 20MHz
• Connectivity: 3-Wire SIO, I²C, LIN, UART/USART
• Peripherals: DMA, LVD, POR, PWM, WDT
• Number Of I /o: 33
• Program Memory Size: 16KB (16K x 8)
• Program Memory Type: FLASH
• Ram Size: 1K x 8
• Voltage - Supply (vcc/vdd): 1.8 V ~ 5.5 V
• Data Converters: A/D 10x10b
• Oscillator Type: Internal
• Operating Temperature: -40°C ~ 85°C
• Package / Case: *
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Eeprom Size: -

Note Those are only mounted in the 78K0R/KF3-L (
78K0R/Kx3-L
R01UH0106EJ0300 Rev.3.00
Oct 01, 2010
Address Special Function Register (SFR) Name
F01DCH
F01DDH
F01DEH
F01DFH
F01E0H
F01E1H
F01E2H
F01E3H
F01E4H
F01E5H
F01E6H
F01B7H
F0200H
F0201H
F0202H
F0203H
F0204H
F0205H
F0206H
F0207H
F0208H
F0209H
F020AH
F020BH
F020CH
F020DH
F020EH
F020FH
F0210H
F0211H
F0212H
F0213H
F0214H
F0215H
F0216H
F0217H
78F1030).
Timer channel stop register 1
Timer clock select register 1
Timer output register 1
Timer output enable register 1
Timer output level register 1
Timer output mode register 1
Serial status register 20
Serial status register 21
Serial flag clear trigger register
20
Serial flag clear trigger register
21
Serial mode register 20
Serial mode register 21
Serial communication operation
setting register 20
Serial communication operation
setting register 21
Serial channel enable status
register 2
Serial channel start register 2
Serial channel stop register 2
Serial clock select register2
Table 4-6. Extended SFR (2nd SFR) List (7/8)
TOM1L
SSR20L
SSR21L
TT1L
TPS1L
TO1L
TOE1L
TOL1L
SIR20L
SIR21L
SMR20
SMR21
SCR20
SCR21
SE2L
SS2L
ST2L
SPS2L
−
−
−
−
−
−
−
−
−
−
−
−
−
−
Symbol
TT1
TPS1
TO1
TOE1
TOL1
TOM1 R/W
SSR20 R/W
SSR21 R/W
SIR20 R/W
SIR21 R/W
SE2
SS2
ST2
SPS2
μ
PD78F1027 and 78F1028) and the 78K0R/KG3-L (
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R
Manipulable Bit Range
1-bit
√
−
−
−
−
−
√
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
√
−
√
−
√
−
√
−
8-bit
√
−
√
−
√
−
√
−
√
−
√
−
√
−
√
−
√
−
√
−
−
−
−
−
√
−
√
−
√
−
√
−
16-bit
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
CHAPTER 4 CPU ARCHITECTURE
After Reset
0000H
0000H
0000H
0000H
0000H
0000H
0000H
0000H
0000H
0000H
0020H
0020H
0087H
0087H
0000H
0000H
0000H
0000H
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
μ
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
PD78F1029 and
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
Note Note
Note Note
Note Note
Note Note
Note Note
Note Note
Note Note
Note Note
Note Note
Note Note
Note Note
Note Note
Note Note
Note Note
Note Note
Note Note
Note Note
Note Note
Note Note
Note Note
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
173