AMD-K6 AMD [Advanced Micro Devices], AMD-K6 Datasheet - Page 344

• Manufacturer Part Number: AMD-K6
• Description: AMD-K6 Processor
• Manufacturer: AMD [Advanced Micro Devices]

AMD-K6
L
L1 Cache Inhibit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
Limit, Write Allocate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
Line Fills, Cache- . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
LOCK# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
Locked Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
Locked Operation with BOFF# Intervention . . . . . . . . . . . 154
Locked Operation, Basic . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
Logic
M
M/IO# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
Machine Check Exception . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Maskable Interrupt. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
MCAR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
MCTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37
Memory or I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
Memory Read and Write, Misaligned Single-Transfer . . . 128
Memory Read and Write, Single-Transfer . . . . . . . . . . . . . 126
Memory Reads and Writes. . . . . . . . . . . . . . . . . . . . . . . . . . 126
MESI. . . . . . . . . . . . . 5
Microarchitecture Overview, AMD-K6 Processor . . . . . . . . . 7
Microarchitecture, Enhanced RISC86 . . . . . . . . . . . . . . . . . . 8
Misaligned I/O Read and Write. . . . . . . . . . . . . . . . . . . . . . 135
Misaligned Single-Transfer Memory Read and Write. . . . 128
MMX
Mode, Tri-State Test . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
Model 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Model 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Model-specific registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
MSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Multimedia Execution Unit . . . . . . . . . . . . . . . . . . . . . . . . . 191
N
NA#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Next Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
NMI. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
No-connect Pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
Non-Maskable Interrupt. . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Non-Pipelined . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
O
Operating Ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233
Operation, Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
OPN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
Ordering Part Number . . . . . . . . . . . . . . . . . . . . . . . . . 273
Organization, Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
Output Delay Timings for 60-MHz Bus Operation . . . . . . . 248
Output Delay Timings for 66-MHz Bus Operation . . . . . . . 244
Output Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
326
branch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
branch-prediction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
external support of floating-point exceptions . . . . . . . . 189
symbol diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
states in the data cache . . . . . . . . . . . . . . . . . . . . . . . . . . 172
exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191
instruction compatibility, floating-point and . . . . . . . . . 191
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
®
Processor Data Sheet
,
11
,
136
,
140
,
172
,
182
,
185
Preliminary Information
,
,
–
187
172
,
,
38
3
3
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
–
–
285
170
170
277
173
299
275
275
281
224
231
176
305
321
321
293
291
19
P
Package Specifications . . . . . . . . . . . . . . . . . . . . . . . . 271
Package Thermal Specifications . . . . . . . . . . . . . . . . 259
Page Cache Disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Page Directory Entry (PDE) . . . . . . . . . . . . . . . . . . 43
Page Table Entry (PTE). . . . . . . . . . . . . . . . . . . . . . 43
Page Writethrough. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Paging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Parity. . . . . . . . . . . . . . . . . . . . . . 77
Parity Check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Part number . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
PCD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
PCHK# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Pin Connection Requirements . . . . . . . . . . . . . . . . . . . . . . 231
Pin Description Diagram. . . . . . . . . . . . . . . . . . . . . . . 267
Pin Designations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
Pipeline. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Pipeline Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Pipeline, Six-stage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Pipelined. . . . . . . . . . . . 11
Pipelined Burst Reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
Pipelined Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Pipelined Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Pointer, Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Power and Grounding . . . . . . . . . . . . . . . . . . . . . . . . . 229
Power Connections. . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
Power-on Configuration and Initialization . . . . . . . . 167
Predecode Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Prefetching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
PWT. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
R
Ranges, Operating . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233
Ratings, Absolute. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233
Read and Write, Basic I/O. . . . . . . . . . . . . . . . . . . . . . . . . . 134
Read and Write, Misaligned I/O . . . . . . . . . . . . . . . . . . . . . 135
Reads, Burst Reads and Pipelined Burst. . . . . . . . . . . . . . 130
Register
Registers . . . . . . . . . . . . . . . . . . . . . . 9
bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
boundary scan . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
bypass (BR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
data Types, floating-point . . . . . . . . . . . . . . . . . . . . . . . . . 28
debug. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
floating-point . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
general-purpose . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
SYSCALL/SYSRET Target Address (STAR) . . . . . . . . . 282
descriptors and gates. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
device identification (DIR) . . . . . . . . . . . . . . . . . . . 210
DR3–DR0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
DR5–DR4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
DR6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
DR7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
EFLAGS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
extended feature enable register (EFER). . . . . . . . . . . 282
,
106
,
125
,
83
,
,
130
,
21
20695H/0—March 1998
85
,
–
,
131
168
93
,
,
,
,
,
108
108
148
191
124
,
,
,
,
,
–
,
,
–
126
142
174
125
171
–
281
,
–
44
45
93
12
Index
84
81
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
,
319
313
174
174
285
108
206
321
180
315
317
130
182
303
303
307
291
172
181
305
305
216
281
291
300
–
93
92
9