RS8953 Conexant Systems, Inc., RS8953 Datasheet - Page 7

• Manufacturer Part Number: RS8953
• Description: High-bit-rate Digital Subscriber Line (hdsl) Channel unit
• Manufacturer: Conexant Systems, Inc.

RS8953B/8953SPB
HDSL Channel Unit
N8953BDSB
4.12 Interrupt and Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-51
4.13 Receive/Transmit Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-53
4.14 Common Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-60
4.15 PRA Transmit Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-65
0xE7—Command Register 3 (CMD_3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-46
0xE8—Command Register 4 (CMD_4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-47
0xE9—Command Register 5 (CMD_5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-47
0xF3—Command Register 6 (CMD_6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-48
0xF4—Command Register 7 (CMD_7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-49
0xEB—Interrupt Mask Register (IMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-51
0xEC—Interrupt Clear Register (ICR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-51
0xEF—Reset BER Meter/Start BER Measurement (BER_RST) . . . . . . . . . . . . . . . . . . . . 5-52
0xF0—Reset PRBS Generator (PRBS_RST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-52
0xF1—Reset Receiver (RX_RST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-52
0x00—Receive Embedded Operations Channel (REOC_LO) . . . . . . . . . . . . . . . . . . . . . . 5-53
0x01—Receive Embedded Operations Channel (REOC_HI) . . . . . . . . . . . . . . . . . . . . . . 5-54
0x02—Receive Indicator Bits (RIND_LO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-54
0x03—Receive Indicator Bits (RIND_HI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-54
0x04—Receive Z-Bits (RZBIT_1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-54
0x18—Receive Z-Bits (RZBIT_2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-55
0x19—Receive Z-Bits (RZBIT_3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-55
0x1A—Receive Z-Bits (RZBIT_4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-55
0x1B—Receive Z-Bits (RZBIT_5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-55
0x1C—Receive Z-Bits (RZBIT_6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-55
0x05—Receive Status 1 (STATUS_1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-55
0x06—Receive Status 2 (STATUS_2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-57
0x07—Transmit Status (STATUS_3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-58
0x21—CRC Error Count (CRC_CNT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-58
0x22—Far End Block Error Count (FEBE_CNT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-59
0x1D—Bit Error Rate Meter (BER_METER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-60
0x1E—BER Status (BER_STATUS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-61
0x1F—Interrupt Request Register (IRR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-61
0x28—DPLL Residual Output (RESID_OUT_LO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-62
0x20—DPLL Residual Output (RESID_OUT_HI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-62
0x30—Interrupt Mask Register (IMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-62
0x38—DPLL Phase Error (PHS_ERR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-63
0x39—Multiframe Sync Phase Low (MSYNC_PHS_LO) . . . . . . . . . . . . . . . . . . . . . . . . 5-63
0x3A—Multiframe Sync Phase High (MSYNC_PHS_HI) . . . . . . . . . . . . . . . . . . . . . . . . 5-63
0x3B—Shadow Write (SHADOW_WR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-64
0x3C—Error Status (ERR_STATUS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-64
0x40—PRA Transmit Control Register 0 (TX_PRA_CTRL0) . . . . . . . . . . . . . . . . . . . . . . 5-65
0x41—PRA Transmit Control Register 1 (TX_PRA_CTRL1) . . . . . . . . . . . . . . . . . . . . . . 5-66
Conexant
Table of Contents
vii