ST10F280 STMicroelectronics, ST10F280 Datasheet - Page 72

• Manufacturer Part Number: ST10F280
• Description: MCU 16BIT 512K FLASH MAC 208-PBG
• Manufacturer: STMicroelectronics
• Series: ST10r

Specifications of ST10F280

• Core Processor: ST10
• Core Size: 16-Bit
• Speed: 40MHz
• Connectivity: ASC, CAN, EBI/EMI, SSC
• Peripherals: POR, PWM, WDT
• Number Of I /o: 143
• Program Memory Size: 512KB (512K x 8)
• Program Memory Type: FLASH
• Ram Size: 18K x 8
• Voltage - Supply (vcc/vdd): 4.5 V ~ 5.5 V
• Data Converters: A/D 32x10b
• Oscillator Type: Internal
• Operating Temperature: -40°C ~ 125°C
• Package / Case: 208-PBGA
• Processor Series: ST10F28x
• Core: ST10
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Eeprom Size: -
• Lead Free Status / Rohs Status: Details

ST10F280
Figure 26 : XBUS Registers Associated with the Parallel Ports
12.1 - Introduction
12.1.1 - Open Drain Mode
In the ST10F280 some ports provide Open Drain
Control. This make is possible to switch the output
driver of a port pin from a push/pull configuration
to an open drain configuration. In push/pull mode
a port output driver has an upper and a lower tran-
sistor, thus it can actively drive the line either to a
high or a low level. In open drain mode the upper
transistor is always switched off, and the output
driver can only actively drive the line to a low level.
When writing a ‘1’ to the port latch, the lower tran-
sistor is switched off and the output enters a
high-impedance state. The high level must then
be provided by an external pull-up device. With
Figure 27 : Output Drivers in Push/Pull Mode and in Open Drain Mode
72/186
XP9
XP9SET
XP9CLR
XP10
XP10DIDIS
XADCMUX
15
Y
Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
-
14
Y
-
13
Y
-
12
Y
-
11
Y
-
10
Y
Q
- - - - - - - - - - Y
9
Y
Push-Pull Output Driver
Y
8
7
Y
6
Y
Y
5
4
Y
3
Y
Y
2
1
Y
Y
0
XDP9
XP9SET
XP9CLR
Pin
15
Y
Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
14
Y
13
Y
12
Y
11
Y
10
Y
9
Y
this feature, it is possible to connect several port
pins together to a Wired-AND configuration, sav-
ing external glue logic and/or additional software
overhead for enabling/disabling output signals.
This feature is implemented for ports P2, P3, P4,
P6, P7 and P8 (see respective sections), and is
controlled through the respective Open Drain
Control Registers ODPx. These registers allow
the individual bit-wise selection of the open drain
mode for each port line. If the respective control
bit ODPx.y is ‘0’ (default after reset), the output
driver is in the push/pull mode. If ODPx.y is ‘1’, the
open drain configuration is selected. Note that all
ODPx registers are located in the ESFR space.
8
Y
Q
Y
7
Y
6
Open Drain Output Driver
Y
5
Y
4
Y
3
Y
2
1
Y
0
Y
XOP9
XOP9SET
XOP9CLR
External
Pullup
Pin
15
Y
Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
14
Y
13
Y
12
Y
11
Y
10
Y
Y
9
Y
8
7
Y
Y
6
5
Y
4
Y
Y
3
2
Y
1
Y
Y
0