PEB20571 INFINEON [Infineon Technologies AG], PEB20571 Datasheet - Page 7

• Manufacturer Part Number: PEB20571
• Description: ICs for Communications
• Manufacturer: INFINEON [Infineon Technologies AG]

Table of Contents
4.7.2
4.7.3
4.7.4
4.7.5
4.7.5.1
4.7.5.2
4.7.6
4.7.7
4.8
4.8.1
4.8.2
4.8.3
4.8.4
4.8.5
4.8.6
4.8.7
4.9
4.9.1
4.9.2
4.9.3
4.10
4.10.1
4.10.2
4.10.3
4.10.4
4.10.5
4.10.6
4.10.7
4.11
4.12
4.12.1
4.12.2
4.12.3
4.12.4
4.12.5
4.12.6
4.12.7
4.12.8
5
5.1
5.1.1
5.1.2
Preliminary Data Sheet
DSP Control Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-38
General Mailbox . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-42
DMA Mailbox . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-45
DSP Core OAK+ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-49
Clock Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-50
DELIC Memory Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1
DSP Address Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1
GHDLC Channel External Configurations . . . . . . . . . . . . . . . . . . . . . . 4-34
GHDLC General Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-34
GHDLC Protocol Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-35
External Configuration and Handshaking in Bus Mode . . . . . . . . . . . . 4-35
GHDLC Memory Allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-36
GHDLC Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-37
General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-38
DSP Address Decoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-38
Interrupt Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-38
DSP Run Time Statistics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-39
Data Bus and Program Bus Arbitration . . . . . . . . . . . . . . . . . . . . . . . . 4-40
Boot Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-40
Reset Execution and Boot Strap Pin Setting . . . . . . . . . . . . . . . . . . . . 4-41
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-42
µP Mailbox . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-42
OAK Mailbox . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-43
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-45
Intel/Siemens Mode and Motorola Mode (Memory-to-Memory) . . . . . 4-45
Fly-By Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-45
PEC Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-46
Transmit Mailbox . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-46
Receive Mailbox . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-47
Access to the DMA FIFOs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-48
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-50
DSP Clock Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-52
PCM Master/Slave Mode Clocks Selection . . . . . . . . . . . . . . . . . . . . . 4-52
DELIC Clock System Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . 4-52
IOM-2 Clock Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-52
IOM-2000 Clock Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-53
REFCLK Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-53
GHDLC Clock Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-53
DSP Register Address Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1
DSP Program Address Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1
External Tri-State in Point-to-Multi-Point Mode . . . . . . . . . . . . . . . . 4-35
Arbitration of GHDLCs on a Collision Bus . . . . . . . . . . . . . . . . . . . . 4-36
VII
PEB 20571
DELIC
2003-08
Page