PEB20571 INFINEON [Infineon Technologies AG], PEB20571 Datasheet - Page 16

• Manufacturer Part Number: PEB20571
• Description: ICs for Communications
• Manufacturer: INFINEON [Infineon Technologies AG]

List of Tables
Table 2-1
Table 2-2
Table 2-3
Table 2-4
Table 2-5
Table 2-6
Table 2-7
Table 2-8
Table 2-9
Table 2-10
Table 2-11
Table 2-12
Table 2-13
Table 2-14
Table 2-15
Table 2-16
Table 2-17
Table 2-18
Table 2-19
Table 3-1
Table 3-2
Table 3-3
Table 3-4
Table 3-5
Table 3-6
Table 3-7
Table 4-1
Table 4-2
Table 4-3
Table 4-4
Table 4-5
Table 4-6
Table 4-7
Table 4-8
Table 4-9
Table 4-10
Table 4-11
Table 4-12
Table 4-13
Table 4-14
Table 4-15
Table 5-1
Preliminary Data Sheet
IOM®-2 Interface Pins (DELIC-LC) . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3
IOM-2000 Interface / LNC Port 1 (DELIC-LC) . . . . . . . . . . . . . . . . . . 2-4
Microprocessor Bus Interface Pins (DELIC-LC). . . . . . . . . . . . . . . . . 2-6
Clock Generator Pins (DELIC-LC) (additionally to IOM/PCM clocks) 2-11
Power Supply Pins (DELIC-LC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-12
JTAG and Emulation Interface Pins (DELIC-LC) . . . . . . . . . . . . . . . 2-13
Test Interface Pins (DELIC-LC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-14
IOM®-2 Interface Pins (DELIC-PB) . . . . . . . . . . . . . . . . . . . . . . . . . 2-15
IOM-2000 Interface / LNC Port 1 (DELIC-PB) . . . . . . . . . . . . . . . . . 2-16
LNC Port 0 (DELIC-PB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-17
Microprocessor Bus Interface Pins (DELIC-PB) . . . . . . . . . . . . . . . 2-18
Clock Generator Pins (DELIC-PB) (additionally to IOM/PCM clocks) 2-24
Power Supply Pins (DELIC-PB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-25
JTAG and Emulation Interface Pins (DELIC-PB) . . . . . . . . . . . . . . . 2-26
Test Interface Pins (DELIC-PB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-27
Strap Pins (Evaluated During Reset) . . . . . . . . . . . . . . . . . . . . . . . . 2-28
Control Bits in S/T Mode on DR Line . . . . . . . . . . . . . . . . . . . . . . . . . 3-3
Control Bits in S/T Mode on DX Line . . . . . . . . . . . . . . . . . . . . . . . . . 3-3
UPN State Machine Codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-12
LT-S State Machine Codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-14
LT-T Mode State Machine Codes (Conditional States) . . . . . . . . . . 3-18
TAP Controller Instruction Codes . . . . . . . . . . . . . . . . . . . . . . . . . . 3-27
S/T Mode Multiframe Bit Positions . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5
I-Buffer Logical Memory Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . 4-16
D-Buffer Address Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-16
DCL Frequency in Different IOM-2 Modes. . . . . . . . . . . . . . . . . . . . 4-17
I-Buffer Logical Memory Mapping of Input Buffers. . . . . . . . . . . . . . 4-23
I-Buffer Logical Memory Mapping of Output Buffers . . . . . . . . . . . . 4-23
DSP Access to D-Buffer Input Blocks . . . . . . . . . . . . . . . . . . . . . . . 4-23
DSP Access to D-Buffer Output Blocks . . . . . . . . . . . . . . . . . . . . . . 4-24
PCM TSC in 4 x 32 TS Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-26
PCM TSC in 2 x 64 TS Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-27
PCM TSC in 1 x 128 TS and 1 x 256 TS (1st Half) Mode . . . . . . . . 4-27
PCM TSC in 1 x 256 TS (2nd Half) Mode . . . . . . . . . . . . . . . . . . . . 4-27
Interrupt Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-38
Overview of Clock Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-50
DSP Registers Address Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1
LNC Port 0 (DELIC-LC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-5
PCM Interface Ports 0 ... 3 / LNC Ports 2 ... 3 (DELIC-LC) . . . . . . . . 2-8
PCM Interface Ports 0 ... 3 / LNC Ports 2 ... 3 (DELIC-PB) . . . . . . . 2-20
INFO Structure on UPN Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
Differences between DELIC-LC - DELIC-PB . . . . . . . . . . . . . . . . . . . 4-1
XVI
PEB 20571
DELIC
2003-08
Page