Z8038018FSG Zilog, Z8038018FSG Datasheet - Page 122

• Manufacturer Part Number: Z8038018FSG
• Description: IC 16 BIT Z80 MPU 100-QFP
• Manufacturer: Zilog

Specifications of Z8038018FSG

• Processor Type: Z380
• Features: 16-Bit, High-Performance Enhanced Z80 CPU
• Speed: 18MHz
• Voltage: 5V
• Mounting Type: Surface Mount
• Package / Case: 100-QFP
• Processor Series: Z80380x
• Core: Z380
• Program Memory Size: 64 KB
• Maximum Clock Frequency: 18 MHz
• Operating Supply Voltage: 0 V to 5 V
• Mounting Style: SMD/SMT
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant

APPENDIX A (Continued)
98
99
9A
9B
9C
9D
9E
9F
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
AA
AB
AC
AD
AE
AF
B0
B1
B2
B3
B4
B5
B6
B7
B8
B9
BA
BB
BC
BD
BE
BF
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9
no esc
SBC A,B
SBC A,C
SBC A,D
SBC A,E
SBC A,H
SBC A,L
SBC A,(HL)
SBC A,A
AND B
AND C
AND D
AND E
AND H
AND L
AND (HL)
AND A
XOR B
XOR C
XOR D
XOR E
XOR H
XOR L
XOR (HL)
XOR A
OR B
OR C
OR D
OR E
OR H
OR L
OR (HL)
OR A
CP B
CP C
CP D
CP E
CP H
CP L
CP (HL)
CP A
RET NZ
POP BC
JP NZ,nn
JP nn
CALL NZ,nn
PUSH BC
ADD A,n
RST 0
RET Z
RET
ED esc
-
-
-
OTDMR
SBCW BC
SBCW DE
SBCW nn
SBCW HL
LDI
CPI
INI
OUTI
ANDW BC
ANDW DE
ANDW nn
ANDW HL
LDD
CPD
IND
OUTD
XORW BC
XORW DE
XORW nn
XORW HL
LDIR
CPIR
INIR
OTIR
ORW BC
ORW DE
ORW nn
ORW HL
LDDR
CPDR
INDR
OTDR
CPW BC
CPW DE
CPW nn
CPW HL
LDCTL HL,SR
POP SR
-
-
CALR NZ,e
PUSH SR
ADD HL,(nn) ** ADDW (IX+d)
-
LDCTL SR,HL
-
DD esc
-
-
-
-
SBC A,IXU
SBC A,IXL
SBC A,(IX+d)
SBCW IX
-
-
-
-
AND IXU
AND IXL
AND (IX+d)
ANDW IX
-
-
-
-
XOR IXU
XOR IXL
XOR (IX+d)
XORW IX
-
-
-
-
OR IXU
OR IXL
OR (IX+d)
ORW IX
-
-
-
-
CP IXU
CP IXL
CP (IX+d)
CPW IX
DDIR IB,W
DDIR IW,W
DDIR IB
-
-
-
DDIR W
CALR NZ,ee
LDCTL SR,A
FD esc
-
-
-
-
SBC A,IYU
SBC A,IYL
SBC A,(IY+d)
SBCW IY
-
-
-
-
AND IYU
AND IYL
AND (IY+d)
ANDW IY
-
-
-
-
XOR IYU
XOR IYL
XOR (IY+d)
XORW IY
-
-
-
-
OR IYU
OR IYL
OR (IY+d)
ORW IY
-
-
-
-
CP IYU
CP IYL
CP (IY+d)
CPW IY
DDIR IW
-
ADDW (IY+d)
-
-
-
DDIR LW
DDIR IB,LW
DDIR IW,LW
CALR NZ,eee
CB esc
RES 3,B
RES 3,C
RES 3,D
RES 3,E
RES 3,H
RES 3,L
RES 3,(HL)
RES 3,A
RES 4,B
RES 4,C
RES 4,D
RES 4,E
RES 4,H
RES 4,L
RES 4,(HL)
RES 4,A
RES 5,B
RES 5,C
RES 5,D
RES 5,E
RES 5,H
RES 5,L
RES 5,(HL)
RES 5,A
RES A,B
RES 6,C
RES 6,D
RES 6,E
RES 6,H
RES 6,L
RES 6,(HL)
RES 6,A
RES 7,B
RES 7,C
RES 7,D
RES 7,E
RES 7,H
RES 7,L
RES 7,(HL)
RES 7,A
SET 0,B
SET 0,C
SET 0,D
SET 0,E
SET 0,H
SET 0,L
SET 0,(HL)
SET 0,A
SET 1,B
SET 1,C
ED-CB
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
MULTUW BC
MULTUW DE
MULTUW HL
MULTUW IX
MULTUW IY
MULTUW nn
DIVUW BC
DIVUW DE
DIVUW HL
DIVUW IX
DIVUW IY
DIVUW nn
DD-CB
-
-
MULTUW (IX+d)
-
-
-
RES 3,(IX+d)
-
-
-
-
-
-
-
RES 4,(IX+d)
-
-
-
-
-
-
-
RES 5,(IX+d)
-
-
-
-
-
-
-
RES 6,(IX+d)
-
-
-
DIVUW (IX+d)
-
-
-
RES 7,(IX+d)
-
-
-
-
-
-
-
SET 0,(IX+d)
-
-
-
Page 122 of 125
FD-CB
MULTUW(IY+d)
-
-
-
-
-
RES 3,(IY+d)
-
-
-
-
-
-
-
RES 4,(IY+d)
-
-
-
-
-
-
-
RES 5,(IY+d)
-
-
-
-
-
-
-
RES 6,(IY+d)
-
-
-
DIVUW (IY+d)
-
-
-
RES 7,(IY+d)
-
-
-
-
-
-
-
SET 0,(IY+d)
-
-
-