AMD-K6-2E/400AFR AMD [Advanced Micro Devices], AMD-K6-2E/400AFR Datasheet - Page 332

• Manufacturer Part Number: AMD-K6-2E/400AFR
• Manufacturer: AMD [Advanced Micro Devices]

AMD-K6™-2E Processor Data Sheet
Technical Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . iii
Temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
Test Access Port (TAP)
Test Signal
Thermal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .286
Third-Party Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . iv
Three-State Test Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228
Time Stamp Counter (TSC) . . . . . . . . . . . . . . . . . . . . . . 42
Timing Diagrams. . . . . . . . . . . . . . . . . . . . . . . . . .133
TLB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
TMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
TR12 . . . . . . . . . . . . . . . . . . . . . . . . . 40
Transition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Translation Lookaside Buffer (TLB) . . . . . . . . . . . . . . . . . . 185
314
ambient . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
case. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
case-to-ambient . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286
extended rating for low-power devices . . . . . . . . . . . . . . 285
boundary-scan . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
built-in self-test (BIST). . . . . . . . . . . . . . . . . . . . . . . . . . . 227
clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
data input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
data output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240
L1 cache inhibit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
-logic-reset state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
mode select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
register 12 (TR12). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
switching characteristics of signals. . . . . . . . . . . . . . . . . 280
test access port (TAP). . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
three-state test mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228
instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230
states
timing at 25 MHz. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280
timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284
design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
extended temperature rating. . . . . . . . . . . . . . . . . . . . . . 285
heat dissipation path . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
heatsink sample data . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289
layout and airflow consideration. . . . . . . . . . . . . . . . . . . 295
measuring case temperature . . . . . . . . . . . . . . . . . . . . . . 288
model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286
waveform definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
from protected mode to real mode . . . . . . . . . . . . . . . . . 176
BYPASS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
EXTEST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
HIGHZ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
IDCODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
SAMPLE/PRELOAD. . . . . . . . . . . . . . . . . . . . . . . . . . . 236
boundary-scan (BSR) . . . . . . . . . . . . . . . . . . . . . . . . . . 231
bypass (BR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
device identification (DIR) . . . . . . . . . . . . . . . . . . . . . 234
instruction register (IR) . . . . . . . . . . . . . . . . . . . . . . . . 231
capture-DR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
capture-IR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
shift-DR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
shift-IR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
state machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
test-logic-reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
update-DR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
update-IR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
,
42
,
182
,
188
Preliminary Information
,
,
,
195
295
139
,
,
,
–
–
–
288
237
296
250
177
239
TRST# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
TSC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40
TSS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Typical and Maximum Power Dissipation . . . . . . . . . 258
U
UC/WC Cacheability Control Register (UWCCR)40
Uncacheable Memory . . . . . . . . . . . . . . . . . . . . . . 45
UWCCR. . . . . . . . . . . . . . . . . . . . . . 40
V
Valid
VCC2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
VCC2DET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
VCC2H/L#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
VCC3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
Voltage . . . . . . . . . . . . . . . . . . . . 126
W
W/R# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Waveform Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
WB/WT# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
WBINVD Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
WC/UC Memory Type . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
WCDE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
WHCR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Write
Write Allocate . . . . . . . . . . . . . . . . . . . . . . . 187
Write Merge Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
Write/Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Writeback . . . 97
Write-Combining Memory. . . . . . . . . . . . . . . . . . . 45
Writethrough and Writeback Coherency States . . . . . . . . 204
low-power devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261
standard-power devices . . . . . . . . . . . . . . . . . . . . . . . . . . 260
delay, float, setup, and hold timings . . . . . . . . . . . . . . . 269
masks and range sizes . . . . . . . . . . . . . . . . . . . . . . . . . . 210
ordering part number combinations . . . . . . . . . . . . . . . 306
dual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265
regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295
handling control register (WHCR). . . . . . . 40
to a cacheable page . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
to a sector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
enable limit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
limit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
logic mechanisms and conditions . . . . . . . . . . . . . . . . . . 196
EWBE# Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
memory type range registers (MTRR) . . . . . . . . . . . . . . 207
burst . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
cycles . 86
or writethrough . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182
. . . . . . . . . . . . . . . . . . . . . . . . 170
. . . . . . . . . . . . . . . . 162
,
88
–
,
89
99
,
–
100
102
,
,
105
111
,
,
,
129
117
166
,
,
–
,
144
122
,
127
188
22529B/0—January 2000
45
,
,
,
,
,
–
152
129
,
180
134
185
189
42
,
,
,
,
,
,
,
,
156
132
,
,
182
254
191
240
182
192
,
44
44
54
,
,
,
,
,
,
,
,
,
,
,
,
–
,
,
158
144
280
–
191
191
256
182
182
193
198
248
249
206
206
45
55
Index
,
,
–
,
,
,
,
,
,
,
,
,
,
,
–
–
–
–
180
145
160
,
284
250
244
259
208
207
208
264
196
196
197
196
204
251
207
12
,
,
,