ez80190 ZiLOG Semiconductor, ez80190 Datasheet - Page 11

• Manufacturer Part Number: ez80190
• Description: Ez80190 Microprocessor
• Manufacturer: ZiLOG Semiconductor

List of Tables
PS006613-0306
Table 1. 100-Pin LQFP Pin Identification of the eZ80190 Device . . . . . . . . . . . . 5
Table 2. Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Table 3. PRT Single-Pass Mode Operation Example . . . . . . . . . . . . . . . . . . . . 33
Table 4. PRT Continuous Mode Operation Example . . . . . . . . . . . . . . . . . . . . . 34
Table 5. Timer Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Table 6. Timer Data Low Byte Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Table 7. Timer Data High Byte Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Table 8. Timer Reload Low Byte Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Table 9. Timer Reload High Byte Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Table 10. Watch-Dog Timer Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Table 11. Watch-Dog Timer Reset Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Table 12. GPIO Mode Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Table 13. Port x Data Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Table 14. Port x Data Direction Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Table 15. Port x Alternate Registers 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Table 16. Port x Alternate Registers 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Table 17. Register Values for Memory Chip Select Example . . . . . . . . . . . . . . 51
Table 18. Chip Select x Lower Bound Register . . . . . . . . . . . . . . . . . . . . . . . . . 54
Table 19. Chip Select x Upper Bound Register . . . . . . . . . . . . . . . . . . . . . . . . . 55
Table 20. Chip Select x Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Table 21. RAM Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Table 22. RAM Address Upper Byte Register . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Table 23. UZI Control Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Table 24. BRG Divisor Latch Registers—Low Byte . . . . . . . . . . . . . . . . . . . . . . 63
Table 25. BRG Divisor Latch Registers—High Byte . . . . . . . . . . . . . . . . . . . . . 64
Table 26. UART Transmit Holding Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Table 27. UART Receive Buffer Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Table 28. UART Interrupt Enable Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Table 29. UART Interrupt Identification Registers . . . . . . . . . . . . . . . . . . . . . . . 73
Table 30. UART Interrupt Status Codes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Table 31. UART FIFO Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Table 32. UART Line Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Table 33. UART Character Parameter Definition . . . . . . . . . . . . . . . . . . . . . . . . 76
Table 34. UART Modem Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Table 35. UART Line Status Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
P R E L I M I N A R Y
List of Tables
xi