UJA1065 NXP Semiconductors, UJA1065 Datasheet - Page 75

• Manufacturer Part Number: UJA1065
• Manufacturer: NXP Semiconductors

Specifications of UJA1065

• Lead Free Status / RoHS Status: Supplier Unconfirmed

NXP Semiconductors
17. Contents
1
2
2.1
2.2
2.3
2.4
2.5
3
4
5
5.1
5.2
6
6.1
6.2
6.2.1
6.2.2
6.2.3
6.2.4
6.2.5
6.2.6
6.2.7
6.3
6.4
6.4.1
6.4.2
6.4.3
6.4.4
6.5
6.5.1
6.5.2
6.6
6.6.1
6.6.1.1
6.6.2
6.6.3
6.6.3.1
6.6.3.2
6.6.4
6.7
6.7.1
6.7.1.1
6.7.1.2
6.7.1.3
6.7.1.4
6.7.2
6.7.3
UJA1065_7
Product data sheet
General description . . . . . . . . . . . . . . . . . . . . . . 1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
Ordering information . . . . . . . . . . . . . . . . . . . . . 4
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Pinning information . . . . . . . . . . . . . . . . . . . . . . 5
Functional description . . . . . . . . . . . . . . . . . . . 7
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Fail-safe system controller . . . . . . . . . . . . . . . . 7
Watchdog start-up behavior . . . . . . . . . . . . . . 13
Watchdog window behavior . . . . . . . . . . . . . . 13
Watchdog time-out behavior. . . . . . . . . . . . . . 14
BAT14, BAT42 and SYSINH. . . . . . . . . . . . . . 17
SYSINH output . . . . . . . . . . . . . . . . . . . . . . . . 17
Switched battery output V3. . . . . . . . . . . . . . . 18
General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
CAN transceiver . . . . . . . . . . . . . . . . . . . . . . . . 2
LIN transceiver . . . . . . . . . . . . . . . . . . . . . . . . . 2
Power management . . . . . . . . . . . . . . . . . . . . . 3
Fail-safe features . . . . . . . . . . . . . . . . . . . . . . . 3
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 5
Start-up mode . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Restart mode . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Fail-safe mode . . . . . . . . . . . . . . . . . . . . . . . . . 9
Normal mode . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Standby mode. . . . . . . . . . . . . . . . . . . . . . . . . 10
Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Flash mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
On-chip oscillator . . . . . . . . . . . . . . . . . . . . . . 12
Watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Watchdog OFF behavior. . . . . . . . . . . . . . . . . 14
System reset. . . . . . . . . . . . . . . . . . . . . . . . . . 15
RSTN pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
EN output . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Power supplies . . . . . . . . . . . . . . . . . . . . . . . . 17
SENSE input. . . . . . . . . . . . . . . . . . . . . . . . . . 17
Voltage regulators V1 and V2 . . . . . . . . . . . . . 17
Voltage regulator V1 . . . . . . . . . . . . . . . . . . . . 17
Voltage regulator V2 . . . . . . . . . . . . . . . . . . . . 18
CAN transceiver . . . . . . . . . . . . . . . . . . . . . . . 19
Mode control . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Active mode . . . . . . . . . . . . . . . . . . . . . . . . . . 20
On-line mode . . . . . . . . . . . . . . . . . . . . . . . . . 21
On-line Listen mode . . . . . . . . . . . . . . . . . . . . 21
Off-line mode . . . . . . . . . . . . . . . . . . . . . . . . . 21
CAN wake-up . . . . . . . . . . . . . . . . . . . . . . . . . 21
Termination control . . . . . . . . . . . . . . . . . . . . . 22
Rev. 07 — 25 February 2010
6.7.4
6.7.4.1
6.7.4.2
6.7.4.3
6.8
6.8.1
6.8.1.1
6.8.1.2
6.8.2
6.8.3
6.8.4
6.8.5
6.8.6
6.8.6.1
6.8.6.2
6.8.6.3
6.9
6.10
6.11
6.12
6.13
6.13.1
6.13.2
6.13.3
6.13.4
6.13.5
6.13.6
6.13.7
6.13.8
6.13.9
6.13.10
6.13.11
6.13.12
6.14
6.14.1
6.14.2
7
8
9
10
11
11.1
High-speed CAN/LIN fail-safe system basis chip
Limiting values . . . . . . . . . . . . . . . . . . . . . . . . 46
Thermal characteristics . . . . . . . . . . . . . . . . . 47
Static characteristics . . . . . . . . . . . . . . . . . . . 47
Dynamic characteristics. . . . . . . . . . . . . . . . . 62
Test information . . . . . . . . . . . . . . . . . . . . . . . 67
Bus, RXD and TXD failure detection . . . . . . . 22
TXDC dominant clamping . . . . . . . . . . . . . . . 22
RXDC recessive clamping . . . . . . . . . . . . . . . 22
GND shift detection . . . . . . . . . . . . . . . . . . . . 23
LIN transceiver. . . . . . . . . . . . . . . . . . . . . . . . 23
Mode control . . . . . . . . . . . . . . . . . . . . . . . . . 23
Active mode . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Off-line mode . . . . . . . . . . . . . . . . . . . . . . . . . 24
LIN wake-up. . . . . . . . . . . . . . . . . . . . . . . . . . 24
Termination control. . . . . . . . . . . . . . . . . . . . . 24
LIN slope control . . . . . . . . . . . . . . . . . . . . . . 25
LIN driver capability . . . . . . . . . . . . . . . . . . . . 25
Bus and TXDL failure detection . . . . . . . . . . . 25
TXDL dominant clamping. . . . . . . . . . . . . . . . 25
LIN dominant clamping . . . . . . . . . . . . . . . . . 25
LIN recessive clamping . . . . . . . . . . . . . . . . . 25
Inhibit and limp-home output . . . . . . . . . . . . . 25
Wake-up input . . . . . . . . . . . . . . . . . . . . . . . . 26
Interrupt output. . . . . . . . . . . . . . . . . . . . . . . . 27
Temperature protection . . . . . . . . . . . . . . . . . 27
SPI interface . . . . . . . . . . . . . . . . . . . . . . . . . 28
SPI register mapping . . . . . . . . . . . . . . . . . . . 29
Register overview . . . . . . . . . . . . . . . . . . . . . 29
Mode register . . . . . . . . . . . . . . . . . . . . . . . . . 30
System Status register . . . . . . . . . . . . . . . . . . 32
System Diagnosis register . . . . . . . . . . . . . . . 34
Interrupt Enable register and Interrupt
Enable Feedback register . . . . . . . . . . . . . . . 35
Interrupt register. . . . . . . . . . . . . . . . . . . . . . . 36
System Configuration register and System
Configuration Feedback register . . . . . . . . . . 38
Physical Layer Control register and Physical
Layer Control Feedback register . . . . . . . . . . 39
Special Mode register and Special Mode
Feedback register . . . . . . . . . . . . . . . . . . . . . 40
General Purpose registers and General
Purpose Feedback registers . . . . . . . . . . . . . 41
Register configurations at reset . . . . . . . . . . . 41
Test modes. . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Software development mode . . . . . . . . . . . . . 44
Forced normal mode . . . . . . . . . . . . . . . . . . . 45
Quality information . . . . . . . . . . . . . . . . . . . . . 67
UJA1065
© NXP B.V. 2010. All rights reserved.
continued >>
75 of 76