KM432S2030CT-F10 SAMSUNG [Samsung semiconductor], KM432S2030CT-F10 Datasheet - Page 41

• Manufacturer Part Number: KM432S2030CT-F10
• Description: 2M x 32 SDRAM 512K x 32bit x 4 Banks Synchronous DRAM LVTTL
• Manufacturer: SAMSUNG [Samsung semiconductor]

BA
CLOCK
Self Refresh Entry & Exit Cycle
KM432S2030C
A
ADDR
0
10
DQM
~BA
CKE
RAS
CAS
/AP
WE
DQ
CS
1
*Note :
0
Self Refresh Entry
1
TO ENTER SELF REFRESH MODE
1. CS, RAS & CAS with CKE should be low at the same clcok cycle.
2. After 1 clock cycle, all the inputs including the system clock can be don't care except for CKE.
3. The device remains in self refresh mode as long as CKE stays "Low".
TO EXIT SELF REFRESH MODE
4. System colck restart and be stable before returning CKE high.
5. CS starts from high.
6. Minimum t
7. 4K cycle of burst auto refresh is required before self refresh entry and after self refresh exit if the system uses burst refresh.
tSS
*Note 1
cf.) Once the device enters self refresh mode, minimum t
2
*Note 2
Hi-Z
3
RC
is required after CKE going high to complete self refresh exit.
4
5
6
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
*Note 3
7
8
9
10
RAS
Self Refresh Exit
*Note 4
Hi-Z
is required before exit from self refresh.
11
*Note 5
12
13
tRCmin
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
¡ó
14
*Note 6
15
Auto Refresh
*Note 7
REV. 1.1 Mar. '99
CMOS SDRAM
16
17
18
: Don't care
19