MFRC50001T/0FE,112 NXP Semiconductors, MFRC50001T/0FE,112 Datasheet - Page 109

• Manufacturer Part Number: MFRC50001T/0FE,112
• Description: IC MIFARE READER 32-SOIC
• Manufacturer: NXP Semiconductors
• Series: MIFARE®r

Specifications of MFRC50001T/0FE,112

• Rf Type: Read Only
• Frequency: 13.56MHz
• Features: ISO14443-A, ISO14443-B, ISO15693
• Package / Case: 32-SOIC (0.300", 7.50mm Width)
• Product: RFID Readers
• Operating Temperature Range: - 25 C to + 85 C
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant, Lead free / RoHS Compliant
• Other names: 568-2222-5; 935268039112; MFRC500; MFRC51T0FED

NXP Semiconductors
10
10.1
10.1.1
10.1.2
10.1.3
10.2
10.3
10.4
10.5
10.5.1
10.5.1.1
10.5.1.2
10.5.1.3
10.5.1.4
10.5.1.5
10.5.1.6
10.5.1.7
10.5.1.8
10.5.2
10.5.2.1
10.5.2.2
10.5.2.3
10.5.2.4
10.5.2.5
10.5.2.6
10.5.2.7
10.5.2.8
10.5.3
10.5.3.1
10.5.3.2
10.5.3.3
10.5.3.4
10.5.3.5
10.5.3.6
10.5.3.7
10.5.3.8
10.5.4
10.5.4.1
10.5.4.2
10.5.4.3
10.5.4.4
10.5.4.5
10.5.4.6
10.5.4.7
10.5.4.8
10.5.5
10.5.5.1
10.5.5.2
10.5.5.3
10.5.5.4
MFRC500_33
Product data sheet
PUBLIC
MFRC500 registers . . . . . . . . . . . . . . . . . . . . . 37
Page registers . . . . . . . . . . . . . . . . . . . . . . . . 37
Dedicated address bus . . . . . . . . . . . . . . . . . . 37
Multiplexed address bus . . . . . . . . . . . . . . . . . 37
Register overview . . . . . . . . . . . . . . . . . . . . . . 39
MFRC500 register flags overview. . . . . . . . . . 41
Register descriptions . . . . . . . . . . . . . . . . . . . 43
Page 0: Command and status . . . . . . . . . . . . 43
Page register . . . . . . . . . . . . . . . . . . . . . . . . . 43
Command register . . . . . . . . . . . . . . . . . . . . . 44
FIFOData register . . . . . . . . . . . . . . . . . . . . . . 44
PrimaryStatus register . . . . . . . . . . . . . . . . . . 45
FIFOLength register . . . . . . . . . . . . . . . . . . . . 46
InterruptEn register . . . . . . . . . . . . . . . . . . . . . 47
InterruptRq register. . . . . . . . . . . . . . . . . . . . . 47
Page register . . . . . . . . . . . . . . . . . . . . . . . . . 48
Control register . . . . . . . . . . . . . . . . . . . . . . . . 48
ErrorFlag register . . . . . . . . . . . . . . . . . . . . . . 49
CollPos register . . . . . . . . . . . . . . . . . . . . . . . 50
TimerValue register. . . . . . . . . . . . . . . . . . . . . 50
CRCResultLSB register . . . . . . . . . . . . . . . . . 50
CRCResultMSB register . . . . . . . . . . . . . . . . . 51
BitFraming register . . . . . . . . . . . . . . . . . . . . . 51
Page 2: Transmitter and control . . . . . . . . . . . 52
Page register . . . . . . . . . . . . . . . . . . . . . . . . . 52
TxControl register . . . . . . . . . . . . . . . . . . . . . . 52
PreSet13 register . . . . . . . . . . . . . . . . . . . . . . 53
PreSet14 register . . . . . . . . . . . . . . . . . . . . . . 53
ModWidth register. . . . . . . . . . . . . . . . . . . . . . 54
PreSet16 register . . . . . . . . . . . . . . . . . . . . . . 54
PreSet17 register . . . . . . . . . . . . . . . . . . . . . . 54
Page register . . . . . . . . . . . . . . . . . . . . . . . . . 55
RxControl1 register. . . . . . . . . . . . . . . . . . . . . 55
BitPhase register . . . . . . . . . . . . . . . . . . . . . . 56
RxThreshold register . . . . . . . . . . . . . . . . . . . 56
PreSet1D Register . . . . . . . . . . . . . . . . . . . . . 56
RxControl2 register. . . . . . . . . . . . . . . . . . . . . 57
ClockQControl register . . . . . . . . . . . . . . . . . . 57
Page 4: RF Timing and channel
redundancy. . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Page register . . . . . . . . . . . . . . . . . . . . . . . . . 58
RxWait register . . . . . . . . . . . . . . . . . . . . . . . . 58
CRCPresetLSB register . . . . . . . . . . . . . . . . . 59
Register addressing modes . . . . . . . . . . . . . . 37
Register bit behavior. . . . . . . . . . . . . . . . . . . . 38
SecondaryStatus register . . . . . . . . . . . . . . . . 46
Page 1: Control and status . . . . . . . . . . . . . . . 48
CwConductance register . . . . . . . . . . . . . . . . 53
Page 3: Receiver and decoder control . . . . . . 55
DecoderControl register . . . . . . . . . . . . . . . . . 55
ChannelRedundancy register . . . . . . . . . . . . . 58
All information provided in this document is subject to legal disclaimers.
Rev. 3.3 — 15 March 2010
048033
10.5.5.5
10.5.5.6
10.5.5.7
10.5.5.8
10.5.6
10.5.6.1
10.5.6.2
10.5.6.3
10.5.6.4
10.5.6.5
10.5.6.6
10.5.6.7
10.5.6.8
10.5.7
10.5.7.1
10.5.7.2
10.5.8
10.5.8.1
10.5.8.2
10.5.8.3
10.5.8.4
10.5.8.5
10.5.8.6
10.5.8.7
11
11.1
11.1.1
11.1.2
11.1.3
11.2
11.2.1
11.2.1.1
11.2.1.2
11.2.1.3
11.2.1.4
11.2.2
11.2.2.1
11.2.2.2
11.2.2.3
11.2.2.4
11.2.2.5
11.2.3
11.2.4
11.2.5
11.3
11.3.1
11.3.1.1
Highly Integrated ISO/IEC 14443 A Reader IC
MFRC500 command set . . . . . . . . . . . . . . . . . 66
CRCPresetMSB register . . . . . . . . . . . . . . . . 59
Page 5: FIFO, timer and IRQ pin
configuration . . . . . . . . . . . . . . . . . . . . . . . . . 61
TimerReload register . . . . . . . . . . . . . . . . . . . 62
IRQPinConfig register . . . . . . . . . . . . . . . . . . 63
Reserved registers 31h, 32h, 33h, 34h,
35h, 36h and 37h . . . . . . . . . . . . . . . . . . . . . . 63
Reserved register 39h . . . . . . . . . . . . . . . . . . 64
Reserved register 3Bh . . . . . . . . . . . . . . . . . . 65
Reserved registers 3Eh, 3Fh . . . . . . . . . . . . . 66
MFRC500 command overview. . . . . . . . . . . . 66
Basic states . . . . . . . . . . . . . . . . . . . . . . . . . . 68
StartUp command 3Fh . . . . . . . . . . . . . . . . . . 68
Idle command 00h . . . . . . . . . . . . . . . . . . . . . 68
Commands for card communication . . . . . . . 69
Transmit command 1Ah . . . . . . . . . . . . . . . . . 69
Using the Transmit command . . . . . . . . . . . . 69
64 bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Receive command 16h . . . . . . . . . . . . . . . . . 72
Using the Receive command . . . . . . . . . . . . . 72
Collision detection . . . . . . . . . . . . . . . . . . . . . 73
Receiving bit oriented frames . . . . . . . . . . . . 74
Communication errors . . . . . . . . . . . . . . . . . . 74
Transceive command 1Eh . . . . . . . . . . . . . . . 75
Card communication states . . . . . . . . . . . . . . 75
Card communication state diagram . . . . . . . . 76
EEPROM commands. . . . . . . . . . . . . . . . . . . 77
WriteE2 command 01h . . . . . . . . . . . . . . . . . 77
Programming process . . . . . . . . . . . . . . . . . . 77
PreSet25 register . . . . . . . . . . . . . . . . . . . . . . 59
MFOUTSelect register . . . . . . . . . . . . . . . . . . 60
PreSet27 register . . . . . . . . . . . . . . . . . . . . . . 60
Page register . . . . . . . . . . . . . . . . . . . . . . . . . 61
FIFOLevel register . . . . . . . . . . . . . . . . . . . . . 61
TimerClock register . . . . . . . . . . . . . . . . . . . . 61
TimerControl register . . . . . . . . . . . . . . . . . . . 62
PreSet2E register. . . . . . . . . . . . . . . . . . . . . . 63
PreSet2F register. . . . . . . . . . . . . . . . . . . . . . 63
Page 6: reserved . . . . . . . . . . . . . . . . . . . . . . 63
Page register . . . . . . . . . . . . . . . . . . . . . . . . . 63
Page 7: Test control . . . . . . . . . . . . . . . . . . . . 64
Page register . . . . . . . . . . . . . . . . . . . . . . . . . 64
TestAnaSelect register . . . . . . . . . . . . . . . . . . 64
Reserved register 3Ch . . . . . . . . . . . . . . . . . . 65
TestDigiSelect register . . . . . . . . . . . . . . . . . . 65
RF channel redundancy and framing. . . . . . . 70
Transmission of bit oriented frames . . . . . . . . 70
Transmission of frames with more than
RF channel redundancy and framing. . . . . . . 73
MFRC500
© NXP B.V. 2010. All rights reserved.
continued >>
109 of 110