PDI1394L40BE,551 NXP Semiconductors, PDI1394L40BE,551 Datasheet - Page 74

• Manufacturer Part Number: PDI1394L40BE,551
• Manufacturer: NXP Semiconductors

Specifications of PDI1394L40BE,551

• Lead Free Status / Rohs Status: Compliant

1. Timing shown is for AVxFSYNC used as an output only. When AVxFSYNC is used as an input, only the rising edge of the signal is
Philips Semiconductors
16.0 TIMING DIAGRAMS
16.1 AV Interface Operation
16.2 AV Interface Critical Timings
NOTE:
2000 Dec 15
1394 enhanced AV link layer controller
considered as long as the input pulse width exceeds 40 nS.
AVSYNC, AVENDPCK
AV D [7:0], AVVALID,
AV D[7:0]
AVERR[0]
AVERR[1]
AVSYNC
AVVALID
AVCLK
AV D [7:0], AVERR[1:0],
SY, READY
AVSYNC, AVVALID
É É É
É É É
AVCLK
AVxFSYNC
MESSAGE
t
SU
Figure 35. AV Parallel Interface Operation Diagram
ASSERTED IN THE EVENT OF A DATA BLOCK SEQUENCE ERROR
VALID
ASSERTED IN THE EVENT OF A BUS PACKET CRC ERROR
Figure 36. AV Interface Timing Diagram
Figure 37. AVxFSYNC Timing Diagram
t
IH
INVALID DATA
É É É
É É É
t
WHIGH
t
OD
t
PWFS
70
t
PERIOD
MESSAGE
VALID
t
WLOW
INVALID DATA
SV00890
MESSAGE
PDI1394L40
SV01870
Preliminary specification
SV00240