AMD-K6-2E/400AFR AMD [Advanced Micro Devices], AMD-K6-2E/400AFR Datasheet - Page 325

• Manufacturer Part Number: AMD-K6-2E/400AFR
• Manufacturer: AMD [Advanced Micro Devices]

22529B/0—January 2000
Index
Numerics
0.25-Micron Process Technology . . . . . . . . . . . . . . . . . . . . . . . 4
100-MHz Bus
321-Pin Staggered CPGA
3DNow!™ Technology. . . . . . . . . . . . . . . . . . . . . . . . . .3
4-Kbyte Paging Mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . 49
4-Mbyte Paging Mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . 50
66-MHz Bus
A
A[31:3] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
A20M# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Absolute Ratings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
Accelerated Graphic Port (AGP) . . . . . . . . . . . . . . . . . . . . . 4
Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
ADS# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
ADSC# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
AGP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
AHOLD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
Airflow
Allocate, Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
AMD-K6™-2E Processor
Index
clock switching characteristics . . . . . . . . . . . . . . . . . . . . 268
input setup and hold timings. . . . . . . . . . . . . . . . . . . . . . 272
output delay timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270
package specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . 303
data types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
execution unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
INIT state. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
instruction compatibility, floating-point and . . . . . . . . . 216
instructions . . . . . . . . . . . . . . . . . . . . . . 13
PREFETCH instruction . . . . . . . . . . . . . . . . . . . . . . . . . . 197
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
RESET state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
software prefetching. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197
clock switching characteristics . . . . . . . . . . . . . . . . . . . . 268
input setup and hold timings. . . . . . . . . . . . . . . . . . . . . . 276
output delay timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
masking cache accesses with . . . . . . . . . . . . . . . . . . . . . . 204
bus . . . . . . . . . . . . . . . . . . . .87
generation sequence during bursts. . . . . . . . . . . . . . . . . 142
hold. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
parity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
parity check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
-initiated inquire hit to modified line. . . . . . . . . . . 158
-initiated inquire hit to shared or exclusive line . . 156
-initiated inquire miss . . . . . . . . . . . . . . . . . . . . . . . 154
restriction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
consideration, layout and . . . . . . . . . . . . . . . . . . . . . . . . . 295
heatsink with fan . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 296
management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 296
path in a dual-fan system . . . . . . . . . . . . . . . . . . . . . . . . . 296
path in an ATX form-factor system . . . . . . . . . . . . . . . . . 297
3DNow!™ technology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
absolute ratings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
bus cycles. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
cache organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
–
92
,
101
,
154
,
56
,
,
158
Preliminary Information
81
,
,
197
160
,
15
,
,
,
–
–
–
–
–
–
216
179
199
159
157
155
161
–
–
20
20
5
5
AP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
APCHK# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Application Segment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Asserted . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
B
Backoff . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
BE[7:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
BF[2:0]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
BIST. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
BOFF# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Boundary-Scan
BR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
Branch
BRDY#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
BRDYC# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
BREQ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
BSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
Built-In Self-Test (BIST) . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
clock control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
connection diagrams . . . . . . . . . . . . . . . . . . . . . . . . 299
DC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
decode logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
electrical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
floating-point unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
logic symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
low-power devices . . . . . . . . . . . . . . . . . . 255
microarchitecture overview . . . . . . . . . . . . . . . . . . . . . . . . 7
multimedia execution unit . . . . . . . . . . . . . . . . . . . . . . . 213
operating ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
ordering information . . . . . . . . . . . . . . . . . . . . . . . . . . . . 305
package specification . . . . . . . . . . . . . . . . . . . . . . . . . . . 303
pin connection requirements . . . . . . . . . . . . . . . . . . . . . 264
pin designations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 301
power-on initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . 179
process technology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
scheduler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
signal descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
signal switching characteristics . . . . . . . . . . . . . . . . . . . 267
Socket 7 platform. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
software environment . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
standard-power devices . . . . . . . . . . . . . . 255
Super7 platform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
System Management Mode (SMM) . . . . . . . . . . . . . . . . 217
test and debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
thermal design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
write merge buffer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
locked operation with . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
bit definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233
register (BSR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
test access port (TAP) . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
execution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
history table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
prediction . . . . . . . . . . . . . . . . . . . . . . . . . . . .1
target cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
AMD-K6™-2E Processor Data Sheet
–
–
,
256
256
3
,
,
,
,
11
261
260
162
,
20
,
,
,
–
–
307
–
300
306
306
179
163
21