PEF81902FV1.1 Lantiq, PEF81902FV1.1 Datasheet - Page 11

• Manufacturer Part Number: PEF81902FV1.1
• Manufacturer: Lantiq

Specifications of PEF81902FV1.1

• Lead Free Status / RoHS Status: Supplier Unconfirmed

List of Figures
Figure 41
Figure 42
Figure 43
Figure 44
Figure 45
Figure 46
Figure 47
Figure 48
Figure 49
Figure 50
Figure 51
Figure 52
Figure 53
Figure 54
Figure 55
Figure 56
Figure 57
Figure 58
Figure 59
Figure 60
Figure 61
Figure 62
Figure 63
Figure 64
Figure 65
Figure 66
Figure 67
Figure 68
Figure 69
Figure 70
Figure 71
Figure 72
Figure 73
Figure 74
Figure 75
Figure 76
Figure 77
Figure 78
Figure 79
Figure 80
Figure 81
Figure 82
Data Sheet
State Machine LT-S Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
Interrupt Structure S-Transceiver. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
RFIFO Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Data Reception Procedures. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Reception Sequence Example. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Receive Data Flow. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Data Transmission Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Transmission Sequence Example . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Transmit Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
Timer Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Interrupt Status Registers of the HDLC Controller . . . . . . . . . . . . . . . 113
Layer 2 Test Loops . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Activation Initiated by Exchange . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
Activation Initiated by TE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
Activation Initiated by NT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
Complete Deactivation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Loop 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
Test Loopbacks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
External Loop at the S/T-Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
Complete Loopback Options in NT-Mode . . . . . . . . . . . . . . . . . . . . . 125
Loopbacks Featured by Register LOOP . . . . . . . . . . . . . . . . . . . . . . 126
Power Supply Blocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
External Circuitry U-Transceiver with External Hybrid . . . . . . . . . . . . 128
External Circuitry S-Interface Transmitter . . . . . . . . . . . . . . . . . . . . . 131
External Circuitry S-Interface Receiver . . . . . . . . . . . . . . . . . . . . . . . 131
Crystal Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Address Space. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
T-SMINT‚IX Interrupt Status Registers . . . . . . . . . . . . . . . . . . . . . . . 134
Maximum Sinusoidal Ripple on Supply Voltage
Input/Output Waveform for AC Tests. . . . . . . . . . . . . . . . . . . . . . . . . 202
IOM®-2 Interface - Bit Synchronization Timing . . . . . . . . . . . . . . . . . 203
IOM
Serial Control Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
Microprocessor Read Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206
Microprocessor Write Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206
Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206
Non-Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
Microprocessor Read Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
Microprocessor Write Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
Non-Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
Reset Input Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
Undervoltage Control Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
®
-2 Interface - Frame Synchronization Timing . . . . . . . . . . . . . . 203
. . . . . . . . . . . . . . . 201
PEF 81902
2001-11-12
Page