IS61LF51218A-7.5TQLI ISSI, Integrated Silicon Solution Inc, IS61LF51218A-7.5TQLI Datasheet - Page 8

• Manufacturer Part Number: IS61LF51218A-7.5TQLI
• Description: IC SRAM 9MBIT 7.5NS 100TQFP
• Manufacturer: ISSI, Integrated Silicon Solution Inc

Specifications of IS61LF51218A-7.5TQLI

• Format - Memory: RAM
• Memory Type: SRAM - Synchronous
• Memory Size: 9M (512K x 18)
• Speed: 7.5ns
• Interface: Parallel
• Voltage - Supply: 3.135 V ~ 3.6 V
• Operating Temperature: -40°C ~ 85°C
• Package / Case: 100-TQFP, 100-VQFP
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Other names: 706-1094; IS61LF51218A-7.5TQLI

IS61/64LF25636A IS61LF51218A IS61VF25636A IS61VF51218A
8
PIN CONFIGURATION
PIN DESCRIPTIONS
A0, A1
A
ADSC
ADSP
ADV
BWa-BWd
BWE
CE, CE2, CE2 Synchronous Chip Enable
CLK
DQPc
VDDQ
VDDQ
VDDQ
VDDQ
DQPd
VDD
DQd
DQd
DQd
DQd
DQd
DQd
DQd
DQd
DQc
DQc
VSS
DQc
DQc
DQc
DQc
VSS
DQc
DQc
VSS
VSS
VSS
NC
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
(3 Chip-Enable option)
Synchronous Address Inputs. These
pins must tied to the two LSBs of the
address bus.
Synchronous Address Inputs
Synchronous Controller Address Status
Synchronous Processor Address Status
Synchronous Burst Address Advance
Synchronous Byte Write Enable
Synchronous Byte Write Enable
Synchronous Clock
100-PIN TQFP (256K x 36)
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
DQPb
DQb
DQb
VDDQ
VSS
DQb
DQb
DQb
DQb
VSS
VDDQ
DQb
DQb
VSS
NC
VDD
ZZ
DQa
DQa
VDDQ
VSS
DQa
DQa
DQa
DQa
VSS
VDDQ
DQa
DQa
DQPa
DQa-DQd
DQPa-DQPd
GW
MODE
OE
V
V
Vss
ZZ
dd
ddq
DQPc
V DD Q
V DD Q
V DD Q
V DD Q
DQPd
V DD
DQd
DQd
DQd
DQd
DQd
DQd
DQd
DQd
DQc
DQc
VSS
DQc
DQc
DQc
DQc
VSS
DQc
DQc
VSS
VSS
VSS
NC
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
(2 Chip-Enable option)
Synchronous Data Input/Output
Parity Data Input/Output
Synchronous Global Write Enable
Burst Sequence Mode Selection
Output Enable
3.3V/2.5V Power Supply
Isolated Output Buffer Supply:
3.3V/2.5V
Ground
Snooze Enable
Integrated Silicon Solution, Inc.
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
07/22/2010
DQPb
DQb
DQb
V DD Q
VSS
DQb
DQb
DQb
DQb
VSS
V DD Q
DQb
DQb
VSS
NC
V DD
ZZ
DQa
DQa
V DD Q
VSS
DQa
DQa
DQa
DQa
VSS
V DD Q
DQa
DQa
DQPa
Rev. H