HMP351U6MMP8C Hynix Semiconductor, HMP351U6MMP8C Datasheet - Page 7

• Manufacturer Part Number: HMP351U6MMP8C
• Description: 240pin Ddr2 Sdram Unbuffered Dimms Based On 2gb M Version
• Manufacturer: Hynix Semiconductor

Rev. 0.1 / May 2008
FUNCTIONAL BLOCK DIAGRAM
4GB(512Mbx72) - HMP351U72MFP8C
/ DQS0
/ DQS1
/ DQS2
/ DQS3
/ DQS8
DQS0
DQS1
DQS2
DQS3
DQS8
DM0
DM1
DM2
DM3
DM8
DQ 10
DQ 11
DQ 12
DQ 13
DQ 14
DQ 16
DQ 17
DQ 18
DQ 19
DQ 20
DQ 21
DQ 22
DQ 24
DQ 25
DQ 26
DQ 27
DQ 28
DQ 29
DQ 30
DQ 15
DQ 23
DQ 31
D Q0
D Q1
D Q2
D Q3
D Q4
D Q5
D Q6
D Q8
D Q9
C B0
C B1
C B2
C B3
C B4
C B5
C B6
DQ7
CB7
BA0-BA2
A0-A13
CKE0
CKE1
/CAS
/RAS
ODT0
ODT1
/W E
/S0
I/ O 7
I/ O 7
I/ O 7
I/ O 7
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
DM
DM
DM
DM
/ CS
/ CS
/ CS
/ CS
/ CS
SDRAM S D 0-D8
SDR AM S D 9-D 17
SDR AM S D 0-D 17
SDR AM S D 0-D 17
SDR AM S D0-D 17
SDR AM S D0-D 17
SDR AM S D 0-D 17
SD RAM S D0-D8
SDR AM S D9-D 17
D0
D3
D8
D1
D2
DQ S / DQ S
DQ S / DQ S
DQ S / DQ S
DQ S / DQ S
DQ S / DQ S
/S1
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
DM
DM
DM
DM
DM
/ CS
/ CS
/ CS
/ CS
/ CS
D12
D11
D17
D10
D9
DQ S / DQ S
DQ S / DQ S
DQ S / DQ S
DQ S / DQ S
DQ S / DQ S
1240pin DDR2 SDRAM Unbuffered DIMMs
/ DQS4
/ DQS5
/ DQS7
/ DQ S6
DQS4
DQS5
DQS7
DQ S6
DM4
DM5
DM7
DM6
S CL
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ 48
DQ 49
DQ 50
DQ 51
DQ 52
DQ 53
DQ 54
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
V
DQ 39
DQ 47
DQ 55
DQ 63
V
D D
DD
/V
S PD
V
V
D DQ
R E F
S S
S C L
W P
A 0
SA0
Notes:
1. D Q ,DM ,DQ S,/DQ S resistors : 22 Ω +/- 5 % .
2. Bax,Ax,/R AS,/CAS,/W E resistors : 7.5 Ω +/- 5 % .
S erial PD
I/ O 7
I/ O 7
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
S A1
A1
DM
DM
DM
DM
SA2
A 1
/ CS
/ CS
/ CS
/ CS
D6
D 5
D 7
D 4
DO-D 17
DO-D 17
DO-D 17
Serial
P D
DQ S / DQ S
DQ S / DQ S
DQ S / DQ S
DQS / DQS
SDA
Clock Signal Loads
C lock Input
CK0, /C K0
CK1, /C K1
CK2, /C K2
I/ O 7
I/ O 7
I/ O 7
I/ O 7
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 0
I/ O 1
I/ O 2
I/ O 3
I/ O 4
I/ O 5
I/ O 6
DM
DM
DM
DM
/ CS
/ CS
/ CS
/ CS
D14
D13
D 16
D15
SD RAM s
6
6
6
DQ S / DQ S
DQ S / DQ S
DQ S / DQ S
DQ S / DQ S
7