P89LPC9151FDH,129 NXP Semiconductors, P89LPC9151FDH,129 Datasheet - Page 90

• Manufacturer Part Number: P89LPC9151FDH,129
• Description: IC 80C51 MCU FLASH 2KB 14TSSOP
• Manufacturer: NXP Semiconductors
• Series: LPC900r

Specifications of P89LPC9151FDH,129

• Program Memory Type: FLASH
• Program Memory Size: 2KB (2K x 8)
• Package / Case: 14-TSSOP
• Core Processor: 8051
• Core Size: 8-Bit
• Speed: 18MHz
• Connectivity: I²C, UART/USART
• Peripherals: Brown-out Detect/Reset, POR, PWM, WDT
• Number Of I /o: 12
• Ram Size: 256 x 8
• Voltage - Supply (vcc/vdd): 2.4 V ~ 3.6 V
• Data Converters: A/D 4x8b; D/A 1x8b
• Oscillator Type: Internal
• Operating Temperature: -40°C ~ 85°C
• Processor Series: P89LPC
• Core: 80C51
• Data Bus Width: 8 bit
• Data Ram Size: 256 B
• Interface Type: SPI
• Maximum Clock Frequency: 18 MHz
• Number Of Programmable I/os: 10
• Number Of Timers: 2
• Operating Supply Voltage: 2.4 V to 3.6 V
• Maximum Operating Temperature: + 85 C
• Mounting Style: SMD/SMT
• 3rd Party Development Tools: PK51, CA51, A51, ULINK2
• Minimum Operating Temperature: - 40 C
• On-chip Adc: 8 bit, 4 Channel
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Eeprom Size: -
• Lead Free Status / Rohs Status: Lead free / RoHS Compliant
• Other names: 935290259129

NXP Semiconductors
18. Contents
1
2
2.1
2.2
3
3.1
4
5
6
6.1
6.2
7
7.1
7.2
7.3
7.3.1
7.3.2
7.4
7.5
7.6
7.7
7.8
7.9
7.10
7.11
7.12
7.13
7.14
7.14.1
7.15
7.15.1
7.15.1.1
7.15.1.2
7.15.1.3
7.15.1.4
7.15.2
7.15.3
7.16
7.16.1
7.16.2
7.17
7.17.1
7.17.2
7.17.3
7.18
7.18.1
7.19
P89LPC9151_61_71_2
Product data sheet
General description . . . . . . . . . . . . . . . . . . . . . . 1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Ordering information . . . . . . . . . . . . . . . . . . . . . 3
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Functional diagram . . . . . . . . . . . . . . . . . . . . . . 7
Pinning information . . . . . . . . . . . . . . . . . . . . . . 9
Functional description . . . . . . . . . . . . . . . . . . 16
Power monitoring functions . . . . . . . . . . . . . . 46
Principal features . . . . . . . . . . . . . . . . . . . . . . . 1
Additional features . . . . . . . . . . . . . . . . . . . . . . 2
Ordering options . . . . . . . . . . . . . . . . . . . . . . . . 3
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 10
Special function registers . . . . . . . . . . . . . . . . 16
Enhanced CPU . . . . . . . . . . . . . . . . . . . . . . . . 38
Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Clock definitions . . . . . . . . . . . . . . . . . . . . . . . 38
CPU clock (OSCCLK). . . . . . . . . . . . . . . . . . . 38
Clock output (P89LPC9171) . . . . . . . . . . . . . . 38
On-chip RC oscillator option . . . . . . . . . . . . . . 38
Watchdog oscillator option . . . . . . . . . . . . . . . 39
External clock input option . . . . . . . . . . . . . . . 39
Clock sources switch on the fly. . . . . . . . . . . . 39
CCLK wake-up delay . . . . . . . . . . . . . . . . . . . 40
CCLK modification: DIVM register . . . . . . . . . 40
Low power select . . . . . . . . . . . . . . . . . . . . . . 40
Memory organization . . . . . . . . . . . . . . . . . . . 41
Data RAM arrangement . . . . . . . . . . . . . . . . . 41
Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
External interrupt inputs . . . . . . . . . . . . . . . . . 42
I/O ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Port configurations . . . . . . . . . . . . . . . . . . . . . 44
Quasi-bidirectional output configuration . . . . . 44
Open-drain output configuration . . . . . . . . . . . 45
Input-only configuration . . . . . . . . . . . . . . . . . 45
Push-pull output configuration . . . . . . . . . . . . 45
Port 0 analog functions . . . . . . . . . . . . . . . . . . 45
Additional port features. . . . . . . . . . . . . . . . . . 45
Brownout detection . . . . . . . . . . . . . . . . . . . . . 46
Power-on detection. . . . . . . . . . . . . . . . . . . . . 46
Power reduction modes . . . . . . . . . . . . . . . . . 46
Idle mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Power-down mode . . . . . . . . . . . . . . . . . . . . . 47
Total Power-down mode . . . . . . . . . . . . . . . . . 47
Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Reset vector . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Timers/counters 0 and 1 . . . . . . . . . . . . . . . . . 48
Rev. 02 — 9 February 2010
7.19.1
7.19.2
7.19.3
7.19.4
7.19.5
7.19.6
7.20
7.21
7.21.1
7.21.2
7.21.3
7.21.4
7.21.5
7.21.6
7.21.7
7.21.8
7.21.9
7.21.10
7.22
7.23
7.23.1
7.24
7.24.1
7.24.2
7.24.3
7.25
7.26
7.27
7.27.1
7.27.2
7.28
7.28.1
7.28.2
7.28.3
7.28.4
7.28.5
7.28.6
7.28.7
7.29
7.30
8
8.1
8.2
8.3
8.4
8.4.1
P89LPC9151/9161/9171
ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Mode 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Timer overflow toggle output . . . . . . . . . . . . . 49
RTC/system timer . . . . . . . . . . . . . . . . . . . . . 49
UART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Baud rate generator and selection. . . . . . . . . 50
Framing error . . . . . . . . . . . . . . . . . . . . . . . . . 50
Break detect. . . . . . . . . . . . . . . . . . . . . . . . . . 50
Double buffering. . . . . . . . . . . . . . . . . . . . . . . 50
Transmit interrupts with double buffering enabled
(modes 1, 2 and 3). . . . . . . . . . . . . . . . . . . . . 51
The 9
and 3). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
I
SPI (P89LPC9161) . . . . . . . . . . . . . . . . . . . . 53
Typical SPI configurations . . . . . . . . . . . . . . . 54
Analog comparators . . . . . . . . . . . . . . . . . . . . 55
Internal reference voltage . . . . . . . . . . . . . . . 56
Comparator interrupt . . . . . . . . . . . . . . . . . . . 56
Comparators and power reduction modes . . . 56
KBI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Watchdog timer . . . . . . . . . . . . . . . . . . . . . . . 57
Additional features . . . . . . . . . . . . . . . . . . . . . 58
Software reset . . . . . . . . . . . . . . . . . . . . . . . . 58
Dual data pointers . . . . . . . . . . . . . . . . . . . . . 58
Flash program memory . . . . . . . . . . . . . . . . . 58
General description . . . . . . . . . . . . . . . . . . . . 58
Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Flash organization . . . . . . . . . . . . . . . . . . . . . 59
Using flash as data storage . . . . . . . . . . . . . . 59
Flash programming and erasing . . . . . . . . . . 59
ICP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
IAP-Lite . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
User configuration bytes . . . . . . . . . . . . . . . . 60
User sector security bytes . . . . . . . . . . . . . . . 60
General description . . . . . . . . . . . . . . . . . . . . 60
Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . 61
ADC operating modes . . . . . . . . . . . . . . . . . . 61
Fixed channel, single conversion mode. . . . . 61
2
C-bus serial interface. . . . . . . . . . . . . . . . . . 51
th
8-bit microcontroller with 8-bit ADC
bit (bit 8) in double buffering (modes 1, 2
© NXP B.V. 2010. All rights reserved.
continued >>
90 of 91