HYS64D16301GU INFINEON [Infineon Technologies AG], HYS64D16301GU Datasheet - Page 13

• Manufacturer Part Number: HYS64D16301GU
• Description: 184-Pin Unbuffered Dual-In-Line Memory Modules
• Manufacturer: INFINEON [Infineon Technologies AG]

Figure 3
Data Sheet
BA0 - BA1
A0 - A13
V
DM1/DQS10
DQS1
DM3/DQS12
DQS0
DM0/DQS9
DQS2
DM2/DQS11
DQS3
V
DD
DD
CKE1
RAS
CAS
CKE0
WE
V
/V
V
DDID
V
SPD
REF
DDQ
SS
Block Diagram - Two Rank 64M
organized SDRAMs
DQ0
DQ1
DQ2
DQ3
DQ8
DQ9
DQ10
DQ11
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQ4
DQ5
DQ6
DQ7
DQ12
DQ13
DQ14
DQ15
BA0-BA1: SDRAMs D0 - D15
CKE: SDRAMs D8 - D15
CKE: SDRAMs D0 - D7
WE: SDRAMs D0 - D15
A0-A13: SDRAMs D0 - D15
RAS: SDRAMs D0 - D15
CAS: SDRAMs D0 - D15
S0
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DM
DM
DM
Strap: see Note 4
D3
S
D0
D1
D2
S
S
S
SPD
D0 - D15
D0 - D15
D0 - D15
DQS
DQS
DQS
DQS
S1
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DM
DM
DM
*CK0/CK0
*CK1/CK1
*CK2/CK2
Clock
* Wire per Clock Loading
SCL
Input
D10
D11
D8
D9
S
S
S
S
HYS[64/72]D[16x01/32x00/64x20][G/E]U-[5/6/7/8]-B
Table/Wiring Diagrams
64 DDR-I SDRAM DIMM HYS64D64x20GU using 8
* Clock Wiring
DQS
DQS
DQS
DQS
WP
SA0
A0
13
DM4/DQS13
DQS4
DQS5
DM5/DQS14
Serial PD
DQS6
DM6/DQS15
SDRAMs
DM7/DQS16
4 SDRAMs
6 SDRAMs
6 SDRAMs
DQS7
SA1
A1
SA2
A2
DQ32
DQ33
DQ34
DQ35
DQ40
DQ41
DQ42
DQ43
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ36
DQ37
DQ38
DQ39
DQ44
DQ45
DQ46
DQ47
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
Unbuffered DDR SDRAM Modules
Notes:
1. DQ-to-I/O wiring is shown as recommended
2. DQ/DQS/DM/CKE/S relationships must be
3. DQ, DQS, DM/DQS resistors: 22 ohms ± 5%.
4. V
5. BAx, Ax, RAS, CAS, WE resistors: 3 ohms
SDA
but may be changed.
maintained as shown.
(for memory device V
STRAP OUT (OPEN): V
STRAP IN (V
+5%
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DDID
DM
DM
DM
DM
strap connections
S
D4
S
D5
D6
D7
S
S
SS
DQS
DQS
DQS
DQS
): V
DD
DD
, V
I/O 4
I/O 5
I/O 6
I/O 7
DD
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
V
Pin Configuration
DM
DM
DM
DM
DDQ
DDQ
= V
):
DDQ
V1.1, 2003-07
D12
D13
D14
D15
S
S
S
S
DQS
DQS
DQS
DQS