HYS64D16301GU INFINEON [Infineon Technologies AG], HYS64D16301GU Datasheet - Page 11
![no-image](/images/no-image-200.jpg)
HYS64D16301GU
Manufacturer Part Number
HYS64D16301GU
Description
184-Pin Unbuffered Dual-In-Line Memory Modules
Manufacturer
INFINEON [Infineon Technologies AG]
Datasheet
1.HYS64D16301GU.pdf
(51 pages)
Figure 1
Data Sheet
BA0 - BA1
V
A0 - A13
V
DD
DD
V
/V
DDID
V
RAS
CAS
CKE0
WE
V
SPD
DDQ
REF
SS
DQS1
DM1/DQS10
DQS0
DM0/DQS9
DQS3
DM3/DQS12
DQS2
DM2/DQS11
Block Diagram - One Rank 16M
organized SDRAMs
A0-A13: SDRAMs D0 - D3
BA0-BA1: SDRAMs D0 - D3
CKE: SDRAMs D0 - D3
WE: SDRAMs D0 - D3
RAS: SDRAMs D0 - D3
CAS: SDRAMs D0 - D3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ15
Strap: see Note 4
S0
LDQS
LDM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
UDQS
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
SPD
D0 - D3
D0 - D3
D0 - D3
LDQS
LDM
I/O 7
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
UDQS
S
S
D1
D0
SCL
HYS[64/72]D[16x01/32x00/64x20][G/E]U-[5/6/7/8]-B
64 DDR SDRAM DIMM HYS64D16301GU using 16
WP
SA0
A0
Serial PD
11
SA1
A1
DQS5
DM5/DQS14
DQS4
DM4/DQS13
DQS7
DM7/DQS16
DQS6
DM6/DQS15
SA2
A2
Notes:
Unbuffered DDR SDRAM Modules
1. DQ-to-I/O wiring is shown as recommended but may
2. DQ/DQS/DM/CKE/S relationships must be main-
3. DQ, DQS, DM/DQS resistors: 22 ohms ± 5%.
4. V
5. BAx, Ax, RAS, CAS, WE resistors: 7.5 ohms ± 5%
SDA
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
be changed.
tained as shown.
(for memory device V
STRAP OUT (OPEN): V
STRAP IN (V
DDID
strap connections
UDM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDQS
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
UDQS
LDQS
LDM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDM
LDQS
LDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
SS
*CK0/CK0
*CK1/CK1
*CK2/CK2
Clock
* Wire per Clock Loading
Input
): V
D2
S
S
D3
Table/Wiring Diagrams
DD
* Clock Wiring
DD
, V
DD
V
DDQ
DDQ
= V
SDRAMs
Pin Configuration
NC
2 SDRAMs
2 SDRAMs
):
DDQ
V1.1, 2003-07