m393b5173dz1 Samsung Semiconductor, Inc., m393b5173dz1 Datasheet - Page 16
![no-image](/images/no-image-200.jpg)
m393b5173dz1
Manufacturer Part Number
m393b5173dz1
Description
Ddr3 Sdram
Manufacturer
Samsung Semiconductor, Inc.
Datasheet
1.M393B5173DZ1.pdf
(64 pages)
Registered DIMM
DQ[23:16]
DQ[31:24]
DQ[39:32]
DQ[47:40]
DQ[55:48]
DQ[31:24]
DQ[15:8]
DQ[7:0]
CB[7:0]
DQS0
DQS0
DQS1
DQS1
DQS2
DQS2
DQS3
DQS3
DQS8
DQS8
DQS4
DQS4
DQS5
DQS5
DQS6
DQS6
DQS3
DQS3
10.5 4GB, 512Mx72 Module
Vtt
Vtt
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
U0
U1
U2
U3
U4
U5
U6
U7
U8
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
(Populated as 4 ranks of x8 DDR3 SDRAMs)
U9
U10
U11
U12
U13
U14
U15
U16
U17
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
U18
U19
U20
U21
U22
U23
U24
U25
U26
16 of 64
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
DQS
DQS
DQ[7:0]
ZQ
U27
U28
U29
U30
U31
U32
U33
U34
U35
PAR_IN
BA[N:0]
A[N:0]
RAS
CAS
WE
CKE0
CKE1
ODT0
ODT1
Note :
1. DQ-to-I/O wiring may be changed within a nibble.
2. Unless otherwise noted, resistor values are 15Ω ± 5%.
3. See the wiring diagrams for all resistors associated with
the command, address and control bus.
4. ZQ resitors are 240Ω ± 1% . For all other resistor values
refer to the appropriate wiring diagram.
RESET
S0
S1
S2
S3
CK0
CK0
EVENT
V
V
V
V
V
V
DDSPD
DD
TT
REFCA
REFDQ
SS
SCL
RST
1:2
QERR
R
E
G
S
E
R
T
I
Thermal sensor with SPD
EVENT
RST : SDRAMs D[35:0]
Err_out
Rev. 1.1 August 2008
RS0-> CS0 : SDRAMs D[8:0]
RS1-> CS1 : SDRAMs D[17:9]
RS2-> CS2 : SDRAMs D[26:18]
RS3-> CS3 : SDRAMs D[35:27]
WBA[N:0] -> BA[N:0]: SDRAMs D[4:0], D8, D[13:9], D[22:18], D[31:27]
EBA[N:0] -> BA[N:0]: SDRAMs D[8:5], D[17:14], D[26:23], D[35:32]
WA[N:0] -> A[N:0]: SDRAMs D[4:0], D8, D[13:9], D[22:18], D[31:27]
EA[N:0] -> A[N:0]: SDRAMs D[8:5], D[17:14], D[26:23], D[35:32]
WRAS -> RAS: SDRAMs D[4:0], D8, D[13:9], D[22:18], D[31:27]
ERAS -> RAS: SDRAMs D[8:5], D[17:14], D[26:23], D[35:32]
WCAS -> CAS: SDRAMs D[4:0], D8, D[13:9], D[22:18], D[31:27]
ECAS -> CAS: SDRAMs D[8:5], D[17:14], D[26:23], D[35:32]
WWE -> WE: SDRAMs D[4:0], D8, D[13:9], D[22:18], D[31:27]
EWE -> WE: SDRAMs D[8:5], D[17:14], D[26:23], D[35:32]
WCKE0 -> CKE0: SDRAMs D[4:0], D[22:18]
ECKE0 -> CKE0: SDRAMs D[8:5], D[26:23]
WCKE1 -> CKE1: SDRAMs D[13:9], D[31:27]
ECKE1 -> CKE1: SDRAMs D[17:14], D[35:32]
WODT0 -> ODT0: SDRAMs D[4:0]
EODT0 -> ODT0: SDRAMs D[8:5]
WODT1 -> ODT1: SDRAMs D[22:18]
EODT1 -> ODT1: SDRAMs D[26:23]
PCK0 -> CK: SDRAMs D[4:0], D[13:9]
PCK1 -> CK: SDRAMs D[8:5], D[26:23]
PCK2 -> CK: SDRAMs D[22:18], D[31:27]
PCK3 -> CK: SDRAMs D[17:14], D[35:32]
PCK0 -> CK: SDRAMs D[4:0], D[13:9]
PCK1 -> CK: SDRAMs D[8:5], D[26:23]
PCK2 -> CK: SDRAMs D[22:18], D[31:27]
PCK3 -> CK: SDRAMs D[17:14], D[35:32]
SA0 SA1 SA2
A0
A1
DDR3 SDRAM
A2
Serial PD
D0 - D35
D0 - D35
D0 - D35
D0 - D35
SDA