cy2sstu32866 SpectraLinear Inc, cy2sstu32866 Datasheet - Page 9

no-image

cy2sstu32866

Manufacturer Part Number
cy2sstu32866
Description
1.8v, 25-bit 1 1 Or 14-bit 1 2 Jedec-compliant Data Register With Parity
Manufacturer
SpectraLinear Inc
Datasheet
Rev 1.0, November 25, 2006
É É É É
É É É É
Q1−Q25
D1−D25
RESET
PAR_IN
QERR †
DCS
CSR
CLK
CLK
PPO
Unknown input
event
Ì Ì Ì
Ì Ì Ì
Ì Ì Ì
Ì Ì Ì
Ì Ì Ì
Ì Ì Ì
Ì Ì Ì Ì
Ì Ì Ì Ì
Ì Ì Ì Ì
Ì Ì Ì Ì
Ì Ì Ì Ì
Ì Ì Ì Ì
Ì Ì Ì Ì Ì
Ì Ì Ì Ì Ì
Ì Ì Ì Ì Ì
Ç Ç Ç Ç Ç Ç Ç Ç
Ç Ç Ç Ç Ç Ç Ç Ç
Ç Ç Ç Ç Ç Ç Ç Ç
Ç Ç Ç Ç Ç Ç Ç Ç
Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç
Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç
Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç
Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç
Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç
Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç Ç
Figure 5. CY2SSTU32866 used as single device, C0=0, C1=0, RST# being held high
t pdm , t pdmss
Ç Ç Ç Ç
Ç Ç Ç Ç
t su
CLK to Q
n
t su
Output signal is dependent on
the prior unknown input event
Data to PPO Latency
t h
Data to QERR Latency
CLK to PPO
n + 1
t pd
t h
n + 2
CLK to QERR
t PHL or t PLH
n + 3
CY2SSTU32866
n + 4
H or L
Page 9 of 24

Related parts for cy2sstu32866