W65C816S6PG-14 Western Design Center (WDC), W65C816S6PG-14 Datasheet - Page 33

• Manufacturer Part Number: W65C816S6PG-14
• Description: Microprocessors - MPU 8/16-bit Microprocessor
• Manufacturer: Western Design Center (WDC)

Specifications of W65C816S6PG-14

• Rohs: yes
• Processor Series: 65x
• Data Bus Width: 8 bit, 16 bit
• Maximum Clock Frequency: 14 MHz
• Operating Supply Voltage: 1.8 V to 5 V
• Maximum Operating Temperature: + 85 C
• Mounting Style: Through Hole
• Package / Case: PDIP-40
• Minimum Operating Temperature: - 40 C
• Factory Pack Quantity: 10

= new instruction
= Old instruction with new addressing modes
M
S
D
A
B
C
D
E
0
1
2
3
4
5
6
7
8
9
F
BRK
BVC
RTS
BVS
BRA
BCC
BCS
CPY
BNE
CPX
BEQ
BPL
JSR
BMI
LDY
RTI
7,2
2,2
6,3
2,2
7,1
2,2
7,1
2,2
2,2
2,2
2,2
2.2
2,2
2,2
2,2
2,2
R
0
s
a
s
#
0
r
r
s
r
r
#
#
r
r
r
r
SBC (d),y
ORA
ORA
EOR
EOR
CMP
CMP
(d,x)
(d),y
AND
(d,x)
AND
(d),y
(d,x)
ADC
ADC
STA
STA
LDA
(d,x)
LDA
SBC
(d),y
(d,x)
(d),y
(d,x)
(d),y
(d),y
(d,x)
(d),y
(d,x)
6,2
5,2
6,2
5,2
6,2
5,2
6,2
5,2
6,2
6,2
6,2
5,2
6,2
5,2
6,2
5,2
1
1
WDM
COP
ORA
EOR
CMP
AND
PER
ADC
BRL
STA
LDX
LDA
REP
SEP
SBC
JSL
7,2
(d)
5,2
8,4
(d)
5,2
2,2
5,2
6,3
(d)
5,2
3,3
(d)
5,2
2,2
(d)
5,2
3,2
5,2
3,2
(d)
5,2
(d)
(d)
2
#
2
s
al
s
rl
#
#
(d,s),y
(d,s),y
(d,s),y
(d,s),y
(d,s),y
(d,s),y
(d,s),y
(d,s),y
ORA
ORA
AND
AND
EOR
EOR
ADC
ADC
CMP
CMP
STA
STA
LDA
LDY
SBC
SBC
d,s
4,2
7,2
d,s
4,2
7,2
d,s
4,2
7,2
d,s
4,2
7,2
d,s
4,2
7,2
d,s
4,2
7,2
d,s
4,2
7,2
d,s
4,2
7,2
3
3
MVP
MVN
CPY
CPX
TSB
TRB
STZ
STZ
STY
STY
LDY
LDA
PEA
PEI
5,2
5,2
BIT
3,2
BIT
d,x
4,2
xyc
7,3
7,3
3,2
d,x
4,2
3,2
d,x
4,2
3,2
d,x
3,2
6,2
3,2
5,3
xyc
4,2
d
4
d
d
d
d
d
d
s
d
s
4
CMP
ORA
ORA
AND
AND
EOR
EOR
ADC
ADC
CMP
SBC
SBC
STA
STA
LDA
LDY
3,2
d,x
4,2
3,2
d,x
4,2
3,2
4,2
3,2
4,2
3,2
4,2
3,2
d,x
3,2
4,2
3,2
4,2
4,2
d,x
d,x
d,x
d,x
d,x
Table 5-4 Opcode Matrix
5
d
d
d
d
d
d
d
d
5
LDX d,y
ROR
ROR
ROL
ROL
LSR
STX
STX
LDX
DEC
DEC
ASL
ASL
LSR
INC
INC
5,2
d,x
6,2
5,2
d,x
6,2
5,2
6,2
5,2
6,2
3,2
4,2
3,2
d,y
5,2
6,2
5,2
6,2
d,x
d,x
4,2
d,x
d,x
d,y
6
d
d
d
d
6
d
d
d
d
ORA
ORA
AND
AND
EOR
EOR
CMP
CMP
ADC
ADC
STA
STA
LDA
LDA
SBC
SBC
[d],y
[d],y
[d].y
[d],y
[d],y
[d],y
[d],y
[d],y
6,2
6,2
6,2
6,2
6.2
6,2
6,2
6,2
2,2
6,2
6,2
6,2
6,2
6,2
6,2
6,2
[d]
[d]
[d]
[d]
[d]
[d]
[d]
[d]
7
7
LSD
PHP
CLC
PLP
SEC
PHA
PLA
DEY
TYA
TAY
CLV
CLD
SED
INY
INX
CLI
SEI
3,1
2,1
4,1
2,1
3,1
2,1
4,1
2,1
2,1
2,1
2,1
2,1
2,1
2,1
2,1
2,1
8
s
s
8
i
i
s
i
s
i
i
i
i
i
i
i
i
i
ORA
ORA
AND
AND
EOR
EOR
ADC
ADC
CMP
CMP
SBC
SBC
STA
LDA
LDA
2,2
4,3
2,2
4,3
2,2
4,3
2,2
4,3
BIT
2,2
5,3
2,2
4,3
2,2
4,3
2,2
4,3
a,y
a,y
a,y
a,y
a,y
a,y
a,y
a,y
9
#
#
#
#
#
9
#
#
#
ROR
ROL
DEC
PHY
DEX
PHX
NOP
ASL
LSR
PLY
TXA
TXS
TAX
TSX
PLX
INC
2,1
2,1
2,1
2,1
2,1
3,1
2,1
4,1
2,1
2,1
2,1
2,1
3,1
2,1
4,1
2,1
A
A
A
A
s
s
A
s
A
A
A
s
i
i
i
i
i
i
PHD
TCS
TSC
PHK
TCD
TDC
PHB
STP
XBA
XCE
PLD
RTL
TXY
PLB
TYX
WAI
4,1
2,1
5,1
2,1
3,1
2,1
6,1
2,1
3,1
2,1
4,1
3,1
3,1
3,1
2,1
2,1
B
B
s
s
s
i *
i
i
s
s
s
i
i
i
i
i
I
i
TSB
TRB
JMP
JMP
JMP
JMP
(a,x)
STY
LDY
LDY
CPY
JML
CPX
STZ
JSR
(a,x)
BIT
BIT
a,x
6,3
6,3
4,3
4,3
3,3
4,4
5,3
6,3
4,3
3,4
4,3
4,3
4,3
6,3
4,3
6,3
a,x
(a)
(a)
C
C
a
a
a
al
a
a
a
a
a
a
ORA
ORA
AND
AND
EOR
EOR
ADC
ADC
CMP
CMP
STA
STA
LDA
LDA
SBC
SBC
4,3
a,x
4,3
4,3
4,3
4,3
4,3
4,3
4,3
4,3
5,3
4.3
4,3
4,3
4,3
4,3
4,3
a,x
a,x
a,x
a,x
a,x
a,x
a,x
D
a
D
a
a
a
a
a
a
a
DEC a
ROL
ROL
ROR
ROR
DEC
ASL
ASL
LSR
LSR
STX
STZ
LDX
LDX
INC
INC
6,3
7,3
6,3
7,3
6,3
7,3
6,3
7,3
4,3
5,3
4,3
6,3
7,3
6,3
7.3
a,x
a,x
a,x
4,3
a,x
a,x
a,y
a,x
a,x
E
a
a
E
a
a
a
a
a
ORA
ORA
AND
AND
EOR
EOR
ADC
ADC
CMP
CMP
SBC
SBC
STA
STA
LDA
LDA
5,4
al,x
5,4
5,4
5,4
5,4
5,4
5,4
5,4
5,4
5,4
5,4
5,4
5,4
5,4
5,4
al,x
al,x
al,x
al,x
al,x
5,4
al,x
al,x
al
al
F
Al
al
al
al
al
al
F
33
M
S
D
A
B
C
D
E
F
0
1
2
3
4
5
6
7
8
9