mt18jsf25672az Micron Semiconductor Products, mt18jsf25672az Datasheet - Page 8
![no-image](/images/no-image-200.jpg)
mt18jsf25672az
Manufacturer Part Number
mt18jsf25672az
Description
2gb, 4gb X72, Ecc, Dr 240-pin Ddr3 Sdram Udimm
Manufacturer
Micron Semiconductor Products
Datasheet
1.MT18JSF25672AZ.pdf
(23 pages)
Functional Block Diagram
Figure 2: Functional Block Diagram
PDF: 09005aef83606b46
jsf18c256_512x72az.pdf – Rev. B 5/09
BA[2:0]
A[13:0]
RESET#
ODT0
ODT1
RAS#
CAS#
CKE0
CKE1
WE#
S1#
S0#
Note:
DQS1#
DQS2#
DQS3#
DQS8#
DQS0#
DQS0
DQS1
DQS2
DQS3
DQS8
DM2
DM8
DM0
DM1
DM3
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
BA[2:0] : DDR3 SDRAM
A[13:0] : DDR3 SDRAM
RAS#: DDR3 SDRAM
CAS#: DDR3 SDRAM
WE#: DDR3 SDRAM
CKE0: Rank 0
CKE1: Rank 1
ODT0: Rank 0
ODT1: Rank 1
RESET#: DDR3 SDRAM
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
Vss
1. The ZQ ball on each DDR3 component is connected to an external 240Ω ±1% resistor
Vss
Vss
Vss
Vss
that is tied to ground. It is used for the calibration of the component’s ODT and output
driver.
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DM CS# DQS DQS#
DM CS# DQS DQS#
DM CS# DQS DQS#
DM CS# DQS DQS#
DM CS# DQS DQS#
U1
U2
U3
U4
U5
Vddspd
2GB, 4GB (x72, ECC, DR) 240-Pin DDR3 SDRAM UDIMM
Vrefdq
Vrefca
Vdd
Vtt
Vss
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM CS# DQS DQS#
DM CS# DQS DQS#
DM CS# DQS DQS#
DM CS# DQS DQS#
DM CS# DQS DQS#
U19
U17
U16
U15
U18
ZQ
ZQ
ZQ
ZQ
ZQ
8
Vss
Vss
Vss
Vss
Vss
Temperature sensor/SPD EEPROM
DDR3 SDRAM
Control, command, and address termination
DDR3 SDRAM
DDR3 SDRAM
DDR3 SDRAM
DQS6#
DQS4#
DQS5#
DQS7#
DQS6
DQS4
DQS5
DQS7
DM6
DM4
DM5
DM7
SCL
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
Micron Technology, Inc. reserves the right to change products or specifications without notice.
Vss
Vss
Vss
Vss
EVENT#
Rank 0: U1–U9
Rank 1: U11–U19
EVT
Temperature
SPD EEPROM
CKE[1:0], A[14/13:0],
Clock, control, command, and address line terminations:
SA0 SA1
sensor/
A0
ODT[1:0], BA[2:0],
RAS#, CAS#, WE#,
U10
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
A1 A2
DM CS# DQS DQS#
DM CS# DQS DQS#
DM CS# DQS DQS#
DM CS# DQS DQS#
CK
CK#
SA2
S#[1:0]
U6
U7
U8
U9
SDA
Functional Block Diagram
SDRAM
SDRAM
DDR3
DDR3
CK0#
CK1#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
CK0
CK1
DM CS# DQS DQS#
DM CS# DQS DQS#
DM CS# DQS DQS#
DM CS# DQS DQS#
U14
U13
U12
U11
© 2009 Micron Technology, Inc. All rights reserved.
Vtt
Rank 0
Rank 1
ZQ
ZQ
ZQ
ZQ
Vdd
Vss
Vss
Vss
Vss