PSB4860HV4.1 Lantiq, PSB4860HV4.1 Datasheet - Page 10

• Manufacturer Part Number: PSB4860HV4.1
• Manufacturer: Lantiq

Specifications of PSB4860HV4.1

• Lead Free Status / Rohs Status: Supplier Unconfirmed

PSB 4860
Table 87: SSDI vs. IOM
-2 Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .111
®
Table 88: IOM
-2 Interface Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .113
®
Table 89: SSDI Interface Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .116
Table 90: Control of ALS Amplifier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .117
Table 91: Analog Front End Interface Register . . . . . . . . . . . . . . . . . . . . . . . . . . . .117
Table 92: Analog Front End Interface Clock Cycles . . . . . . . . . . . . . . . . . . . . . . . . .118
Table 93: Command Words for Register Access . . . . . . . . . . . . . . . . . . . . . . . . . . .122
Table 94: Address Field W for Configuration Register Write . . . . . . . . . . . . . . . . . .122
Table 95: Address Field R for Configuration Register Read . . . . . . . . . . . . . . . . . .123
Table 96: Supported Memory Configurations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125
Table 97: Address Line Usage (ARAM/DRAM Mode) . . . . . . . . . . . . . . . . . . . . . . .127
Table 98: Refresh Frequency Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .129
Table 99: Address Line Usage (Samsung Mode). . . . . . . . . . . . . . . . . . . . . . . . . . .131
Table 100: Flash Memory Command Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . .132
Table 101: Pin Functions for Serial Flash Interface. . . . . . . . . . . . . . . . . . . . . . . . . .135
Table 102: Memory Interface Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136
Table 103: Auxiliary Parallel Port Mode Registers . . . . . . . . . . . . . . . . . . . . . . . . . . .137
Table 104: Static Mode Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137
Table 105: Multiplex Mode Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .138
Table 106: Interrupt Mask Definition for Parallel Port . . . . . . . . . . . . . . . . . . . . . . . .139
Table 107: Signal Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .151
Table 108: Status Register Update Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .304
Data Sheet
10
2000-01-14