UJA1061TW/5V0/C/T, NXP Semiconductors, UJA1061TW/5V0/C/T, Datasheet - Page 76

• Manufacturer Part Number: UJA1061TW/5V0/C/T,
• Description: IC CAN/LIN FAIL-SAFE HS 32HTSSOP
• Manufacturer: NXP Semiconductors

Specifications of UJA1061TW/5V0/C/T,

• Package / Case: 32-TSSOP Exposed Pad, 32-eTSSOP, 32-HTSSOP
• Applications: Automotive Networking
• Interface: CAN, LIN
• Voltage - Supply: 5.5 V ~ 27 V
• Mounting Type: Surface Mount
• Product: Controller Area Network (CAN)
• Number Of Transceivers: 2
• Supply Voltage (max): 27 V or 52 V
• Supply Voltage (min): 5.5 V
• Supply Current (max): 10 mA or 25 mA
• Maximum Operating Temperature: + 125 C
• Minimum Operating Temperature: - 40 C
• Mounting Style: SMD/SMT
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant, Lead free / RoHS Compliant
• Other names: 935288866518

NXP Semiconductors
17. Contents
1
2
2.1
2.2
2.3
2.4
2.5
3
4
5
5.1
5.2
6
6.1
6.2
6.2.1
6.2.2
6.2.3
6.2.4
6.2.5
6.2.6
6.2.7
6.3
6.4
6.4.1
6.4.2
6.4.3
6.4.4
6.5
6.5.1
6.5.2
6.6
6.6.1
6.6.1.1
6.6.2
6.6.2.1
6.6.2.2
6.6.3
6.7
6.7.1
6.7.1.1
6.7.1.2
6.7.1.3
6.7.1.4
6.7.2
6.7.3
6.7.4
UJA1061_6
Product data sheet
General description . . . . . . . . . . . . . . . . . . . . . . 1
Features and benefits . . . . . . . . . . . . . . . . . . . . 2
Ordering information . . . . . . . . . . . . . . . . . . . . . 4
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Pinning information . . . . . . . . . . . . . . . . . . . . . . 5
Functional description . . . . . . . . . . . . . . . . . . . 7
Watchdog start-up behavior . . . . . . . . . . . . . . 13
Watchdog time-out behavior. . . . . . . . . . . . . . 14
BAT14, BAT42 and SYSINH. . . . . . . . . . . . . . 17
Voltage regulators V1 and V2 . . . . . . . . . . . . . 17
Bus, RXD and TXD failure detection . . . . . . . 22
General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
CAN transceiver . . . . . . . . . . . . . . . . . . . . . . . . 2
LIN transceiver . . . . . . . . . . . . . . . . . . . . . . . . . 2
Power management . . . . . . . . . . . . . . . . . . . . . 3
Fail-safe features . . . . . . . . . . . . . . . . . . . . . . . 3
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 5
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Fail-safe system controller . . . . . . . . . . . . . . . . 7
Start-up mode . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Restart mode . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Fail-safe mode . . . . . . . . . . . . . . . . . . . . . . . . . 9
Normal mode . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Standby mode. . . . . . . . . . . . . . . . . . . . . . . . . 10
Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Flash mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
On-chip oscillator . . . . . . . . . . . . . . . . . . . . . . 12
Watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Watchdog window behavior . . . . . . . . . . . . . . 13
Watchdog OFF behavior. . . . . . . . . . . . . . . . . 14
System reset. . . . . . . . . . . . . . . . . . . . . . . . . . 15
RSTN pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
EN output . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Power supplies . . . . . . . . . . . . . . . . . . . . . . . . 17
SYSINH output . . . . . . . . . . . . . . . . . . . . . . . . 17
Voltage regulator V1 . . . . . . . . . . . . . . . . . . . . 17
Voltage regulator V2 . . . . . . . . . . . . . . . . . . . . 18
Switched battery output V3. . . . . . . . . . . . . . . 18
CAN transceiver . . . . . . . . . . . . . . . . . . . . . . . 19
Mode control . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Active mode . . . . . . . . . . . . . . . . . . . . . . . . . . 20
On-line mode . . . . . . . . . . . . . . . . . . . . . . . . . 21
On-line Listen mode . . . . . . . . . . . . . . . . . . . . 21
Off-line mode . . . . . . . . . . . . . . . . . . . . . . . . . 21
CAN wake-up . . . . . . . . . . . . . . . . . . . . . . . . . 21
Termination control . . . . . . . . . . . . . . . . . . . . . 21
All information provided in this document is subject to legal disclaimers.
Rev. 06 — 9 March 2010
6.7.4.1
6.7.4.2
6.7.4.3
6.8
6.8.1
6.8.1.1
6.8.1.2
6.8.2
6.8.3
6.8.4
6.8.5
6.8.6
6.8.6.1
6.8.6.2
6.8.6.3
6.9
6.10
6.11
6.12
6.13
6.13.1
6.13.2
6.13.3
6.13.4
6.13.5
6.13.6
6.13.7
6.13.8
6.13.9
6.13.10
6.13.11
6.13.12
6.14
6.14.1
6.14.2
7
8
9
10
11
11.1
12
Fault-tolerant CAN/LIN fail-safe system basis chip
Limiting values . . . . . . . . . . . . . . . . . . . . . . . . 45
Thermal characteristics . . . . . . . . . . . . . . . . . 46
Static characteristics . . . . . . . . . . . . . . . . . . . 47
Dynamic characteristics. . . . . . . . . . . . . . . . . 61
Test information . . . . . . . . . . . . . . . . . . . . . . . 68
Package outline. . . . . . . . . . . . . . . . . . . . . . . . 69
TXDC dominant clamping . . . . . . . . . . . . . . . 22
RXDC recessive clamping . . . . . . . . . . . . . . . 22
GND shift detection . . . . . . . . . . . . . . . . . . . . 23
LIN transceiver. . . . . . . . . . . . . . . . . . . . . . . . 23
Mode control . . . . . . . . . . . . . . . . . . . . . . . . . 23
Active mode . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Off-line mode . . . . . . . . . . . . . . . . . . . . . . . . . 24
LIN wake-up. . . . . . . . . . . . . . . . . . . . . . . . . . 24
Termination control. . . . . . . . . . . . . . . . . . . . . 24
LIN slope control . . . . . . . . . . . . . . . . . . . . . . 25
LIN driver capability . . . . . . . . . . . . . . . . . . . . 25
Bus and TXDL failure detection . . . . . . . . . . . 25
TXDL dominant clamping. . . . . . . . . . . . . . . . 25
LIN dominant clamping . . . . . . . . . . . . . . . . . 25
LIN recessive clamping . . . . . . . . . . . . . . . . . 26
Inhibit and limp-home output . . . . . . . . . . . . . 26
Wake-up input . . . . . . . . . . . . . . . . . . . . . . . . 26
Interrupt output. . . . . . . . . . . . . . . . . . . . . . . . 27
Temperature protection . . . . . . . . . . . . . . . . . 27
SPI interface . . . . . . . . . . . . . . . . . . . . . . . . . 28
SPI register mapping . . . . . . . . . . . . . . . . . . . 28
Register overview . . . . . . . . . . . . . . . . . . . . . 29
Mode register . . . . . . . . . . . . . . . . . . . . . . . . . 29
System Status register . . . . . . . . . . . . . . . . . . 32
System Diagnosis register . . . . . . . . . . . . . . . 33
Interrupt Enable register and Interrupt
Enable Feedback register . . . . . . . . . . . . . . . 34
Interrupt register. . . . . . . . . . . . . . . . . . . . . . . 35
System Configuration register and System
Configuration Feedback register . . . . . . . . . . 37
Physical Layer Control register and Physical
Layer Control Feedback register . . . . . . . . . . 38
Special Mode register and Special Mode
Feedback register . . . . . . . . . . . . . . . . . . . . . 39
General Purpose registers and General
Purpose Feedback registers . . . . . . . . . . . . . 40
Register configurations at reset . . . . . . . . . . . 41
Test modes. . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Software Development mode. . . . . . . . . . . . . 43
Forced Normal mode . . . . . . . . . . . . . . . . . . . 44
Quality information . . . . . . . . . . . . . . . . . . . . . 68
UJA1061
© NXP B.V. 2010. All rights reserved.
continued >>
76 of 77