P89LPC922A1FDH,112 NXP Semiconductors, P89LPC922A1FDH,112 Datasheet - Page 74

• Manufacturer Part Number: P89LPC922A1FDH,112
• Description: IC 80C51 MCU FLASH 8K 20-TSSOP
• Manufacturer: NXP Semiconductors
• Series: LPC900r

Specifications of P89LPC922A1FDH,112

• Program Memory Type: FLASH
• Program Memory Size: 8KB (8K x 8)
• Package / Case: 20-TSSOP
• Core Processor: 8051
• Core Size: 8-Bit
• Speed: 18MHz
• Connectivity: I²C, UART/USART
• Peripherals: Brown-out Detect/Reset, POR, PWM, WDT
• Number Of I /o: 18
• Ram Size: 256 x 8
• Voltage - Supply (vcc/vdd): 2.4 V ~ 3.6 V
• Oscillator Type: Internal
• Operating Temperature: -40°C ~ 85°C
• Processor Series: P89LPC
• Core: 80C51
• Data Bus Width: 8 bit
• Data Ram Size: 256 B
• Interface Type: I2C, SPI, UART
• Maximum Clock Frequency: 18 MHz
• Number Of Programmable I/os: 15
• Number Of Timers: 2
• Operating Supply Voltage: 2.4 V to 3.6 V
• Maximum Operating Temperature: + 85 C
• Mounting Style: SMD/SMT
• 3rd Party Development Tools: PK51, CA51, A51, ULINK2
• Minimum Operating Temperature: - 40 C
• On-chip Adc: 8 bit, 4 Channel
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Eeprom Size: -
• Data Converters: -
• Lead Free Status / Rohs Status: Lead free / RoHS Compliant
• Other names: 935288637112

NXP Semiconductors
18. Contents
1
2
2.1
2.2
3
3.1
4
5
6
6.1
6.2
7
7.1
7.2
7.3
7.3.1
7.3.2
7.4
7.4.1
7.4.2
7.4.3
7.5
7.6
7.7
7.8
7.9
7.10
7.11
7.12
7.13
7.14
7.15
7.15.1
7.16
7.16.1
7.16.1.1
7.16.1.2
7.16.1.3
7.16.1.4
7.16.2
7.16.3
7.17
7.17.1
7.17.2
7.18
7.18.1
7.18.2
P89LPC92X1
Product data sheet
General description . . . . . . . . . . . . . . . . . . . . . . 1
Features and benefits . . . . . . . . . . . . . . . . . . . . 1
Ordering information . . . . . . . . . . . . . . . . . . . . . 3
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Functional diagram . . . . . . . . . . . . . . . . . . . . . . 6
Pinning information . . . . . . . . . . . . . . . . . . . . . . 7
Functional description . . . . . . . . . . . . . . . . . . 12
High speed oscillator option . . . . . . . . . . . . . . 26
Power monitoring functions . . . . . . . . . . . . . . 33
Principal features . . . . . . . . . . . . . . . . . . . . . . . 1
Additional features . . . . . . . . . . . . . . . . . . . . . . 2
Ordering options . . . . . . . . . . . . . . . . . . . . . . . . 3
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 9
Special function registers . . . . . . . . . . . . . . . . 12
Enhanced CPU . . . . . . . . . . . . . . . . . . . . . . . . 26
Clocks. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Clock definitions . . . . . . . . . . . . . . . . . . . . . . . 26
CPU clock (OSCCLK). . . . . . . . . . . . . . . . . . . 26
Crystal oscillator option. . . . . . . . . . . . . . . . . . 26
Low speed oscillator option . . . . . . . . . . . . . . 26
Medium speed oscillator option . . . . . . . . . . . 26
Clock output . . . . . . . . . . . . . . . . . . . . . . . . . . 27
On-chip RC oscillator option . . . . . . . . . . . . . . 27
Watchdog oscillator option . . . . . . . . . . . . . . . 27
External clock input option . . . . . . . . . . . . . . . 27
Clock sources switch on the fly. . . . . . . . . . . . 27
CCLK wake-up delay . . . . . . . . . . . . . . . . . . . 28
CCLK modification: DIVM register . . . . . . . . . 28
Low power select . . . . . . . . . . . . . . . . . . . . . . 28
Memory organization . . . . . . . . . . . . . . . . . . . 29
Data RAM arrangement . . . . . . . . . . . . . . . . . 29
Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
External interrupt inputs . . . . . . . . . . . . . . . . . 30
I/O ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Port configurations . . . . . . . . . . . . . . . . . . . . . 32
Quasi-bidirectional output configuration . . . . . 32
Open-drain output configuration . . . . . . . . . . . 32
Input-only configuration . . . . . . . . . . . . . . . . . 33
Push-pull output configuration . . . . . . . . . . . . 33
Port 0 analog functions . . . . . . . . . . . . . . . . . . 33
Additional port features. . . . . . . . . . . . . . . . . . 33
Brownout detection . . . . . . . . . . . . . . . . . . . . . 34
Power-on detection. . . . . . . . . . . . . . . . . . . . . 34
Power reduction modes . . . . . . . . . . . . . . . . . 34
Idle mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Power-down mode . . . . . . . . . . . . . . . . . . . . . 34
All information provided in this document is subject to legal disclaimers.
Rev. 2 — 1 December 2010
P89LPC9201/9211/922A1/9241/
7.18.3
7.19
7.19.1
7.20
7.20.1
7.20.2
7.20.3
7.20.4
7.20.5
7.20.6
7.21
7.22
7.22.1
7.22.2
7.22.3
7.22.4
7.22.5
7.22.6
7.22.7
7.22.8
7.22.9
7.22.10
7.23
7.24
7.24.1
7.24.2
7.24.3
7.25
7.26
7.27
7.27.1
7.27.2
7.28
7.28.1
7.28.2
7.28.3
7.28.4
7.28.5
7.28.6
7.28.7
7.28.8
7.28.9
7.28.10
7.29
7.30
8
ADC (P89LPC9241/9251) . . . . . . . . . . . . . . . . 46
Total Power-down mode . . . . . . . . . . . . . . . . 35
Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Reset vector. . . . . . . . . . . . . . . . . . . . . . . . . . 36
Timers/counters 0 and 1 . . . . . . . . . . . . . . . . 36
Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Mode 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Timer overflow toggle output . . . . . . . . . . . . . 37
RTC/system timer . . . . . . . . . . . . . . . . . . . . . 37
UART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Baud rate generator and selection. . . . . . . . . 38
Framing error . . . . . . . . . . . . . . . . . . . . . . . . . 38
Break detect. . . . . . . . . . . . . . . . . . . . . . . . . . 38
Double buffering. . . . . . . . . . . . . . . . . . . . . . . 38
Transmit interrupts with double buffering
enabled (modes 1, 2 and 3) . . . . . . . . . . . . . . 39
The 9
(modes 1, 2 and 3). . . . . . . . . . . . . . . . . . . . . 39
I
Analog comparators . . . . . . . . . . . . . . . . . . . . 40
Internal reference voltage . . . . . . . . . . . . . . . 41
Comparator interrupt . . . . . . . . . . . . . . . . . . . 41
Comparators and power reduction modes . . . 41
KBI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Watchdog timer . . . . . . . . . . . . . . . . . . . . . . . 42
Additional features . . . . . . . . . . . . . . . . . . . . . 43
Software reset . . . . . . . . . . . . . . . . . . . . . . . . 43
Dual data pointers . . . . . . . . . . . . . . . . . . . . . 43
Flash program memory . . . . . . . . . . . . . . . . . 43
General description . . . . . . . . . . . . . . . . . . . . 43
Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Flash organization . . . . . . . . . . . . . . . . . . . . . 44
Using flash as data storage . . . . . . . . . . . . . . 44
Flash programming and erasing . . . . . . . . . . 44
ICP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
IAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
ISP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Power-on reset code execution . . . . . . . . . . . 45
Hardware activation of the bootloader . . . . . . 46
User configuration bytes . . . . . . . . . . . . . . . . 46
User sector security bytes . . . . . . . . . . . . . . . 46
2
C-bus serial interface. . . . . . . . . . . . . . . . . . 39
th
8-bit microcontroller with 8-bit ADC
bit (bit 8) in double buffering
© NXP B.V. 2010. All rights reserved.
continued >>
74 of 75