m470l2923bn0-ca2 Samsung Semiconductor, Inc., m470l2923bn0-ca2 Datasheet - Page 6

• Manufacturer Part Number: m470l2923bn0-ca2
• Description: Sdram Unbuffered Module Unbuffered Module Based 512mb B-die
• Manufacturer: Samsung Semiconductor, Inc.

6.0 Functional Block Diagram
256MB, 512MB, 1GB Unbuffered SODIMM
6.1 256MB, 32M x 64 Non ECC Module (M470L3324BT(U)0)
(Populated as 1 bank of x16 DDR SDRAM Module)
CS0
DQS0
DM0
DQS1
DM1
DQS2
DM2
DQS3
DM3
V
DQ 8
DQ 9
DQ 10
DQ 11
DQ 12
DQ 13
DQ 14
DQ 15
DQ 16
DQ 17
DQ 18
DQ 19
DQ 20
DQ 21
DQ 22
DQ 23
DQ 24
DQ 25
DQ 26
DQ 27
DQ 28
DQ 29
DQ 30
DQ 31
DQ 0
DQ 1
DQ 2
DQ 3
DQ 4
DQ 5
DQ 6
DQ 7
A0 - A12
BA0 - BA1
RAS
CAS
CKE0
WE
DD
V
VREF
V
DDSPD
/V
SS
DDQ
LDQS
LDM
I/0 15
I/0 14
I/0 13
I/0 12
I/0 8
I/0 9
I/0 10
I/0 11
UDQS
UDM
I/0 3
I/0 2
I/0 1
I/0 0
I/0 4
I/0 5
I/0 6
I/0 7
LDQS
LDM
I/0 15
I/0 14
I/0 13
I/0 12
I/0 8
I/0 9
I/0 10
I/0 11
UDQS
UDM
I/0 3
I/0 2
I/0 1
I/0 0
I/0 4
I/0 5
I/0 6
I/0 7
RAS: SDRAMs D0 - D3
CAS: SDRAMs D0 - D3
CKE: SDRAMs D0 - D3
WE: SDRAMs D0 - D3
CS
D0
CS
D1
BA0-BA1: DDR SDRAMs D0 - D3
A0-A12: DDR SDRAMs D0 - D3
D0 - D3
D0 - D3
D0 - D3
D0 - D3
SPD
SCL
WP
CK0/CK0
CK1/CK1
CK2/CK2
Clock
Input
SA0
A0
Serial PD
Clock Wiring
SA1
A1
DQS4
DM4
DQS5
DM5
DQS6
DM6
DQS7
DM7
DQ 48
DQ 49
DQ 50
DQ 51
DQ 52
DQ 53
DQ 54
DQ 55
DQ 56
DQ 57
DQ 58
DQ 59
DQ 60
DQ 61
DQ 62
DQ 63
DQ 40
DQ 41
DQ 42
DQ 43
DQ 44
DQ 45
DQ 46
DQ 47
DQ 32
DQ 33
DQ 34
DQ 35
DQ 36
DQ 37
DQ 38
DQ 39
SA2
2 SDRAMs
2 SDRAMs
A2
SDRAMs
NC
SDA
LDQS
LDM
I/0 15
I/0 14
I/0 13
I/0 12
I/0 8
I/0 9
I/0 10
I/0 11
UDQS
UDM
I/0 3
I/0 2
I/0 1
I/0 0
I/0 4
I/0 5
I/0 6
I/0 7
LDQS
LDM
I/0 15
I/0 14
I/0 13
I/0 12
I/0 8
I/0 9
I/0 10
I/0 11
UDQS
UDM
I/0 3
I/0 2
I/0 1
I/0 0
I/0 4
I/0 5
I/0 6
I/0 7
Notes:
1. DQ-to-I/O wiring is shown as recom-
mended but may be changed.
2. DQ/DQS/DM/CKE/CS relationships must
be maintained as shown.
3. DQ, DQS, DM/DQS resistors: 22 Ohms.
CK0/1/2
CK0/1/2
CS
D2
CS
D3
Card
Edge
R=120
±
5%
Ω
Rev. 1.5 June 2005
DDR SDRAM
D0/D2/Cap
Cap/Cap/Cap
D1/D3/Cap
Cap/Cap/Cap