M393T5750CZ3-CD5 Samsung Semiconductor, M393T5750CZ3-CD5 Datasheet - Page 8

• Manufacturer Part Number: M393T5750CZ3-CD5
• Manufacturer: Samsung Semiconductor

Specifications of M393T5750CZ3-CD5

• Lead Free Status / RoHS Status: Compliant

RDIMM
* S0 connects to DCS and S1 connects to CSR on a Register,
** RESET, PCK7 and PCK7 connect to both Registers.
S1 connects to DCS and S0 connects to CSR on another Register.
Other signals connect to one of two Registers.
RS1
RS0
DQS0
DQS0
DM0/DQS9
NC/DQS9
DQS1
DQS1
DM1/DQS10
NC/DQS10
DQS2
DQS2
DM2/DQS11
NC/DQS11
DQS3
DQS3
DM3/DQS12
NC/DQS12
DQS8
DQS8
DM8/DQS17
NC/DQS17
7.2 1GB, 128Mx72 Module (M393T2953CZ3 / M393T2953CZA )
S0*
S1*
BA0-BA1
A0-A13
RAS
CAS
WE
CKE0
CKE1
ODT0
ODT1
RESET**
PCK7**
PCK7**
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
RST
1:2
DM/
RDQS
DM/
RDQS
DM/
RDQS
DM/
RDQS
DM/
RDQS
R
E
G
S
E
R
T
I
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
NU/
RDQS
NU/
RDQS
NU/
RDQS
NU/
RDQS
NU/
RDQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D0
D1
D2
D3
D8
RSO-> CS : DDR2 SDRAMs D0-D8
RS1-> CS : DDR2 SDRAMs D9-D17
RBA0-RBA1 -> BA0-BA1 : DDR2 SDRAMs D0-D17
RA0-RA13 -> A0-A13 : DDR2 SDRAMs D0-D17
RRAS -> RAS : DDR2 SDRAMs D0-D17
RCAS -> CAS : DDR2 SDRAMs D0-D17
RWE -> WE : DDR2 SDRAMs D0-D17
RCKE0 -> CKE : DDR2 SDRAMs D0-D8
RCKE1 -> CKE : DDR2 SDRAMs D9-D17
RODT0 -> ODT0 : DDR2 SDRAMs D0-D8
RODT1 -> ODT1 : DDR2 SDRAMs D9-D17
(populated as 2 rank of x8 DDR2 SDRAMs)
DM/
RDQS
DM/
RDQS
DM/
RDQS
DM/
RDQS
DM/
RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
NU/
RDQS
NU/
RDQS
NU/
RDQS
NU/
RDQS
NU/
RDQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D9
D10
D11
D12
D17
DQS4
DQS4
DM4/DQS13
NC/DQS13
DQS5
DQS5
DM5/DQS14
NC/DQS14
DQS6
DQS6
DM6/DQS15
NC/DQS15
DQS7
DQS7
DM7/DQS16
NC/DQS16
SCL
8 of 25
RESET
CK0
CK0
WP
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
Note :
1. DQ-to-I/O wiring may be changed within a byte.
2. Unless otherwise noted, resister values are 22 Ohms
3. RS0 and RS1 alternate between the back and front sides of the DIMM
PAR_IN
Serial PD
SA0 SA1 SA2
100K ohms
A0
OE
Signals for Address and Command Parity Function (M393T2953CZA)
A1
P
L
L
V
V
DM/
RDQS
DM/
RDQS
DM/
RDQS
DM/
RDQS
DD
SS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
A2
NU/
RDQS
NU/
RDQS
NU/
RDQS
NU/
RDQS
The resistors on Par_In, A13, A14, A15, BA2 and the
signal line of Err_Out refer to the section: "Register
Options for Unused Address inputs"
PAR_IN
C0
C1
PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D17
PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D17
PCK7 -> CK : Register
PCK7 -> CK : Register
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D4
D5
D6
D7
SDA
Register A
V
V
VREF
V
QERR
DDSPD
DD
SS
PPO
/V
DDQ
DM/
RDQS
DM/
RDQS
DM/
RDQS
DM/
RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
V
V
NU/
RDQS
NU/
RDQS
NU/
RDQS
NU/
RDQS
DD
DD
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D13
D14
D15
D16
DDR2 SDRAM
PAR_IN
C0
C1
Rev. 1.8 May 2007
Register B
QERR
PPO
Serial PD
D0 - D17
D0 - D17
D0 - D17
Err_Out