IS61NLF102418-7.5TQLI-TR ISSI, IS61NLF102418-7.5TQLI-TR Datasheet - Page 7

• Manufacturer Part Number: IS61NLF102418-7.5TQLI-TR
• Description: SRAM 18Mb, 3.3v, 7.5ns 1Mb x 18 Sync SRAM
• Manufacturer: ISSI
• Type: Synchronous Flow-Through SRAMr

Specifications of IS61NLF102418-7.5TQLI-TR

• Memory Size: 18 MB
• Organization: 1 M x 18
• Access Time: 7.5 ns
• Supply Voltage - Max: 3.3 V
• Supply Voltage - Min: 2.5 V
• Maximum Operating Current: 425 mA
• Maximum Operating Temperature: + 70 C
• Minimum Operating Temperature: 0 C
• Mounting Style: SMD/SMT
• Package / Case: TQFP-100
• Maximum Clock Frequency: 117 MHz
• Memory Type: Synchronous

IS61NLF25672/IS61NVF25672
IS61NLF51236/IS61NVF51236
IS61NLF102418/IS61NVF102418
PIN CONFIGURATION
100-Pin TQFP
PIN DESCRIPTIONS
Integrated Silicon Solution, Inc. — www.issi.com —
Rev. D
04/11/12
A0, A1
A
CLK
ADV
BWa-BWd
WE
CKE
Vss
NC
DQPd
DQPc
V
V
V
V
DQc
DQc
DQc
DQc
DQc
DQc
DQc
DQc
DQd
DQd
DQd
DQd
DQd
DQd
DQd
DQd
DDQ
DDQ
V
DDQ
DDQ
Vss
Vss
Vss
Vss
Vss
NC
NC
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
Synchronous Address Inputs. These
pins must tied to the two LSBs of the
address bus.
Synchronous Address Inputs
Synchronous Clock
Synchronous Burst Address Advance
Synchronous Byte Write Enable
Write Enable
Clock Enable
Ground for Core
Not Connected
512K x 36
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
DQPb
DQb
DQb
V
Vss
DQb
DQb
DQb
DQb
Vss
V
DQb
DQb
Vss
NC
V
ZZ
DQa
DQa
V
Vss
DQa
DQa
DQa
DQa
Vss
V
DQa
DQa
DQPa
DDQ
DDQ
DD
DDQ
DDQ
1-800-379-4774
CE, CE2, CE2 Synchronous Chip Enable
OE
DQa-DQd
DQPa-DQPd
MODE
V
V
V
ZZ
dd
SS
ddq
DQPb
V
V
V
V
DQb
DQb
DQb
DQb
DQb
DQb
DQb
DQb
DDQ
DDQ
V
DDQ
DDQ
Vss
Vss
Vss
Vss
Vss
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
Output Enable
Synchronous Data Input/Output
Parity Data I/O
Burst Sequence Selection
+3.3V/2.5V Power Supply
Ground for output Buffer
Isolated Output Buffer Supply: +3.3V/2.5V
Snooze Enable
1M x 18
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
A
NC
NC
V
Vss
NC
DQPa
DQa
DQa
Vss
V
DQa
DQa
Vss
NC
V
ZZ
DQa
DQa
V
Vss
DQa
DQa
NC
NC
Vss
V
NC
NC
NC
DDQ
DDQ
DD
DDQ
DDQ
7