P5020NSN1VNB Freescale Semiconductor, P5020NSN1VNB Datasheet - Page 2

• Manufacturer Part Number: P5020NSN1VNB
• Description: Processors - Application Specialized P5020 Std Tmp NoEnc 2000/1333 r2.0
• Manufacturer: Freescale Semiconductor

Specifications of P5020NSN1VNB

• Rohs: yes

1
2
2
Pin Assignments and Reset States . . . . . . . . . . . . . . . . . . . . .4
1.1
1.2
Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . .54
2.1
2.2
2.3
2.4
2.5
2.6
2.7
2.8
2.9
2.10 eSPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .78
2.11 DUART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .80
2.12 Ethernet: Datapath Three-Speed Ethernet (dTSEC),
2.13 USB. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90
2.14 Enhanced Local Bus Interface . . . . . . . . . . . . . . . . . . .90
2.15 Enhanced Secure Digital Host Controller (eSDHC) . . .95
2.16 Multicore Programmable Interrupt Controller (MPIC)
2.17 JTAG Controller. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .98
1295 FC-PBGA Ball Layout Diagrams . . . . . . . . . . . . . .4
Pinout List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10
Overall DC Electrical Characteristics . . . . . . . . . . . . . .54
Power Up Sequencing . . . . . . . . . . . . . . . . . . . . . . . . .60
Power Down Requirements. . . . . . . . . . . . . . . . . . . . . .62
Power Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . .62
Thermal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .66
Input Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
RESET Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . .69
Power-on Ramp Rate . . . . . . . . . . . . . . . . . . . . . . . . . .70
DDR3 and DDR3L SDRAM Controller . . . . . . . . . . . . .70
Management Interface, IEEE Std 1588. . . . . . . . . . . . .81
Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .97
P5020/P5010 QorIQ Integrated Processor Hardware Specifications, Rev. 0
Table of Contents
3
4
5
6
7
2.18 I
2.19 GPIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
2.20 High-Speed Serial Interfaces (HSSI) . . . . . . . . . . . . . 104
Hardware Design Considerations . . . . . . . . . . . . . . . . . . . . 136
3.1
3.2
3.3
3.4
3.5
3.6
3.7
3.8
Package Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
4.1
4.2
Security Fuse Processor . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
6.1
6.2
Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
System Clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
Supply Power Default Setting . . . . . . . . . . . . . . . . . . 143
Power Supply Design . . . . . . . . . . . . . . . . . . . . . . . . 144
Decoupling Recommendations . . . . . . . . . . . . . . . . . 146
SerDes
Recommendations. . . . . . . . . . . . . . . . . . . . . . . . . . . 147
Connection Recommendations . . . . . . . . . . . . . . . . . 147
Recommended Thermal Model . . . . . . . . . . . . . . . . . 156
Thermal Management Information . . . . . . . . . . . . . . 157
Package Parameters for the FC-PBGA . . . . . . . . . . . 158
Mechanical Dimensions of the FC-PBGA . . . . . . . . . 159
Part Numbering Nomenclature . . . . . . . . . . . . . . . . . 160
Orderable Part Numbers Addressed by this Document161
2
C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Block
Power
Freescale Semiconductor
Supply
Decoupling