HYS64D16000HDL-6-C QIMONDA [Qimonda AG], HYS64D16000HDL-6-C Datasheet - Page 17

• Manufacturer Part Number: HYS64D16000HDL-6-C
• Description: 200-Pin Small Outline Dual-In-Line Memory Modules
• Manufacturer: QIMONDA [Qimonda AG]

3.3
Rev. 1.31, 2006-09
03292006-VN6D-DETI
Parameter
DQ output access time from CK/CK
CK high-level width
Clock cycle time
CK low-level width
Auto precharge write recovery +
precharge time
DQ and DM input hold time
DQ and DM input pulse width (each
input)
DQS output access time from CK/CK
DQS input low (high) pulse width
(write cycle)
DQS-DQ skew (DQS and associated
DQ signals)
Write command to 1
transition
DQ and DM input setup time
DQS falling edge hold time from CK
(write cycle)
DQS falling edge to CK setup time
(write cycle)
Clock Half Period
Data-out high-impedance time from
CK/CK
Address and control input hold time
Control and Addr. input pulse width
(each input)
st
AC Characteristics
DQS latching
Symbol
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
AC
CH
CK
CL
DAL
DH
DIPW
DQSCK
DQSL,H
DQSQ
DQSS
DS
DSH
DSS
HP
HZ
IH
IPW
–5
DDR400B
Min.
–0.5
0.45
5
6
7.5
0.45
(t
0.4
1.75
–0.6
0.35
—
0.72
0.4
0.2
0.2
Min. (
—
0.6
0.7
2.2
WR
AC Timing - Absolute Specifications for PC3200 and PC2700
/t
CK
t
CL
)+(t
,
t
CH
RP
17
)
/t
CK
)
Max.
+0.5
0.55
8
12
12
0.55
—
—
+0.6
—
+0.40
1.25
—
—
—
—
+0.7
—
—
—
–6
DDR333
Min.
–0.7
0.45
6
6
7.5
0.45
0.45
1.75
–0.6
0.35
—
0.75
0.45
0.2
0.2
Min. (
–0.7
0.75
0.8
2.2
t
CL
Small-Outline DDR SDRAM Modules
,
HYS64D[32/16]0x0[G/H]DL–[5/6]–C
t
CH
)
Max.
+0.7
0.55
12
12
12
0.55
—
—
+0.6
—
+0.45
1.25
—
—
—
—
+0.7
—
—
—
Unit Note
ns
t
ns
ns
ns
t
t
ns
ns
ns
t
ns
t
ns
t
t
ns
ns
ns
ns
ns
Internet Data Sheet
CK
CK
CK
CK
CK
CK
CK
TABLE 11
Condition
2)3)4)5)
2)3)4)5)
CL = 3.0
CL = 2.5
CL = 2.0
2)3)4)5)
2)3)4)5)6)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
TSOPII
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)7)
Fast slew rate
3)4)5)6)8)
Slow slew rate
3)4)5)6)8)
2)3)4)5)9)
1)
/ Test
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)