M393T6450FG0-CC SAMSUNG [Samsung semiconductor], M393T6450FG0-CC Datasheet - Page 7

• Manufacturer Part Number: M393T6450FG0-CC
• Description: DDR2 Registered SDRAM MODULE 240pin Registered Module based on 256Mb F-die 72-bit ECC
• Manufacturer: SAMSUNG [Samsung semiconductor]

Functional Block Diagram: 512MB, 64Mx72 Module
* S0 connects to DCS of Register1, CSR of Register2.
* RESET, PCK7 and PCK7 connects to both Registers.
VSS
RS0
S0*
BA0-BA1
A0-A12
RAS
CAS
WE
CKE0
ODT0
RESET**
CSR of register 1 and DCS of register 2 connects to VDD.
Other signals connect to one of two Registers.
256MB, 512MB Registered DIMMs
PCK7**
DQS0
DQS0
DQS2
DQS2
DQS3
DQS3
DQS1
DQS1
DQS4
DQS4
DQS5
DQS5
DQS6
DQS6
DQS7
DQS7
DQS8
DQS8
PCK7**
DQ0
DQ1
DQ2
DQ3
DQ16
DQ17
DQ18
DQ19
DQ8
DQ9
DQ10
DQ11
DQ24
DQ25
DQ26
DQ27
DQ32
DQ33
DQ34
DQ35
DQ40
DQ41
DQ42
DQ43
DQ48
DQ49
DQ50
DQ51
DQ56
DQ57
DQ58
DQ59
CB0
CB1
CB2
CB3
RST
1:2
G
DM
R
E
S
E
R
DM
T
DM
DM
DM
DM
DM
DM
I
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
Notes :
1. DQ-to-I/O wiring may be changed per nibble.
2. Unless otherwise noted, resister values are 22 Ohms.
CS DQS DQS
D0
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
RSO-> CS : DDR2 SDRAMs D0-D17
RBA0-RBA1 -> BA0-BA1 : DDR2 SDRAMs D0-D17
RA0-RA12 -> A0-A12 : DDR2 SDRAMs D0-D17
RRAS -> RAS : DDR2 SDRAMs D0-D17
RCAS -> CAS : DDR2 SDRAMs D0-D17
RWE -> WE : DDR2 SDRAMs D0-D17
RCKE0 -> CKE : DDR2 SDRAMs D0-D17
RODT0 -> ODT0 : DDR2 SDRAMs D0-D17
D2
D3
CS DQS DQS
D5
CS DQS DQS
CS DQS DQS
CS DQS DQS
D1
D4
D6
D7
D8
M393T6450FG(Z)0 / M393T6450FG(Z)3 / M393T6450FZA
DM0/DQS9
NC/DQS9
DM1/DQS10
NC/DQS10
DM2/DQS11
NC/DQS11
DM3/DQS12
NC/DQS12
DM5/DQS14
NC/DQS14
DM6/DQS15
NC/DQS15
DM8/DQS17
NC/DQS17
DM4/DQS13
NC/DQS13
DM7DQS16
NC/DQS16
DQ4
DQ5
DQ6
DQ7
DQ12
DQ13
DQ14
DQ15
DQ20
DQ21
DQ22
DQ23
DQ28
DQ29
DQ30
DQ31
DQ44
DQ45
DQ46
DQ47
DQ36
DQ37
DQ38
DQ39
DQ52
DQ53
DQ54
DQ55
DQ60
DQ61
DQ62
DQ63
CB4
CB5
CB6
CB7
DM
DM
DM
DM
DM
DM
DM
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 0
I/O 1
I/O 2
I/O 3
CS DQS DQS
D9
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
CS DQS DQS
D10
D11
D12
CS DQS DQS
D14
D15
D16
D17
D13
RESET
CK0
CK0
PAR_IN
100K ohms
(populated as 1 rank of x4 DDR2 SDRAMs)
Signals for Address and Command Parity Function (M393T6450FZA)
V
V
OE
DD
SS
P
L
L
The resistors on Par_In, A13, A14, A15, BA2 and the
signal line of Err_Out refer to the section: "Register
Options for Unused Address inputs"
PAR_IN
C0
C1
SCL
V
V
VREF
V
DDSPD
DD
SS
PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D8
PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D8
PCK7 -> CK : Register
PCK7 -> CK : Register
Register A
/V
DDQ
QERR
PPO
WP
Serial PD
SA0 SA1 SA2
A0
V
V
DD
DD
A1
Rev. 1.3 Aug. 2005
A2
PAR_IN
C0
C1
DDR2 SDRAM
Register B
SDA
Serial PD
D0 - D17
D0 - D17
D0 - D17
QERR
PPO
Err_Out