HYS64D128320GU-6-B INFINEON [Infineon Technologies AG], HYS64D128320GU-6-B Datasheet - Page 12
![no-image](/images/no-image-200.jpg)
HYS64D128320GU-6-B
Manufacturer Part Number
HYS64D128320GU-6-B
Description
184-Pin Unbuffered Dual-In-Line Memory Modules
Manufacturer
INFINEON [Infineon Technologies AG]
Datasheet
1.HYS64D128320GU-6-B.pdf
(40 pages)
Table 6
Density
512 MB
512 MB
1 GB
1 GB
Figure 2
Note:
1.
2. DQ, DQS, DM resistors are 22
3. BAn, An, RAS, CAS, WE resistors are 5.1
Data Sheet
BA0 - BA1
V
A0 - An
DD
DQS0
DQS1
DQS2
CKE0
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DM0
DM1
DM2
RAS
CAS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
=
WE
S0
V
Organization
64M ×64
64M ×72
128M ×64
128M ×72
DDQ
Address Format
Block Diagram UDIMM Raw Card A ×64, 1 Rank, ×8
, therefore
DM
DQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
BA0 - BA1: SDRAMs D0 - D7
A0 - An: SDRAMs D0 - D7
RAS: SDRAMs D0 - D7
CAS: SDRAMs D0 - D7
WE: SDRAMs D0 - D7
CKE: SDRAMs D0 - D7
V
DDID
Memory
Ranks
1
1
2
2
CS
CS
CS
strap open
D2
D0
D1
Ω ±
5 %
SDRAMs
64M ×8
64M ×8
64M ×8
64M ×8
DQS3
DQS4
DQS5
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DM3
DM4
DM5
Ω ±
5 %
# of
SDRAMs
8
8
16
18
12
Table 7
Clock Input
CK0, CK0
CK1, CK1
CK2, CK2
HYS[64/72]D[64300/128320][G/H]U–[5/6]–B
V
DM
DQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DD
V
/V
DDSPD
V
V
# of row/bank/
columns bits
13/2/11
13/2/11
13/2/12
13/2/12
DDID
V
DDQ
REF
CS
CS
CS
SS
Unbuffered DDR SDRAM Modules
D3
D4
D5
Clock Signal Loads
Strap: see Note 1
Number of SDRAMs
2 SDRAMs
3 SDRAMs
3 SDRAMs
DQS6
DQS7
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
Refresh
8K
8K
8K
8K
DM6
DM7
SAD
SCL
SA0
SA1
SA2
V
V
V
V
V
DD
DD
REF
SS
SS
: SDRAMs D0 - D7
: SPD EEPROM E0
/V
: SDRAMs D0 - D7
DDQ
: SDRAMs D0 - D7
Period Interval
64 ms
64 ms
64 ms
64 ms
Pin Configuration
Rev. 1.0, 2004-05
DM
DQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
SCL
SAD
A0
A1
A2
WP
DM
DQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
MPBD1011
7.8 µs
7.8 µs
7.8 µs
7.8 µs
CS
CS
Note
—
—
—
D6
D7
E0