MC74HCT573ADWG ON Semiconductor, MC74HCT573ADWG Datasheet - Page 4

• Manufacturer Part Number: MC74HCT573ADWG
• Description: IC TXRX/LATCH OCTAL 3ST 20-SOIC
• Manufacturer: ON Semiconductor
• Series: 74HCTr
• Type: D-Typer

Specifications of MC74HCT573ADWG

• Logic Type: D-Type Transparent Latch
• Circuit: 8:8
• Output Type: Tri-State
• Voltage - Supply: 4.5 V ~ 5.5 V
• Independent Circuits: 1
• Delay Time - Propagation: 30ns
• Current - Output High, Low: 6mA, 6mA
• Operating Temperature: -55°C ~ 125°C
• Mounting Type: Surface Mount
• Package / Case: 20-SOIC (7.5mm Width)
• Number Of Circuits: 8
• Logic Family: 74HCT
• Polarity: Non-Inverting
• Input Bias Current (max): 4 uA
• High Level Output Current: - 6 mA
• Low Level Output Current: 32 mA
• Propagation Delay Time: 30 ns at 5 V
• Supply Voltage (max): 5.5 V
• Supply Voltage (min): 4.5 V
• Maximum Operating Temperature: + 125 C
• Minimum Operating Temperature: - 55 C
• Mounting Style: SMD/SMT
• Rohs Compliant: YES
• Number Of Bits: 8
• Number Of Elements: 1
• Latch Mode: Transparent
• Technology: CMOS
• Package Type: SOIC W
• Operating Supply Voltage (typ): 5V
• Operating Supply Voltage (min): 4.5V
• Operating Supply Voltage (max): 5.5V
• Operating Temp Range: -55C to 125C
• Operating Temperature Classification: Military
• Mounting: Surface Mount
• Pin Count: 20
• Latch Type: Transparent
• Output Current: 6mA
• Propagation Delay: 28ns
• Ic Output Type: Tri State
• Supply Voltage Range: 4.5V To 5.5V
• Logic Case Style: SOIC
• No. Of Pins: 20
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant

Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
NOTE: For propagation delays with loads other than 50 pF, and information on typical parametric values, see Chapter 2 of the ON
* Used to determine the no−load dynamic power consumption: P
AC ELECTRICAL CHARACTERISTICS
TIMING REQUIREMENTS
ON Semiconductor High−Speed CMOS Data Book (DL129/D).
Symbol
Symbol
t
t
C
r
t
T
T
t
t
t
su
, t
t
t
t
t
t
t
C
w
h
PLH
TLH
TZL,
C
PHL
PLH
PHL
TZH
THL
PLZ,
PD
PHZ
out
f
Semiconductor High−Speed CMOS Data Book (DL129/D).
in
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
,
,
Minimum Setup Time, Input D to Latch Enable
Minimum Hold Time, Latch Enable to Input D
Minimum Pulse Width, Latch Enable
Maximum Input Rise and Fall Times
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Power Dissipation Capacitance (Per Enabled Output)*
Maximum Propagation Delay, Input D to Output Q
Maximum Propagation Delay, Latch Enable to Q
Maximum Propagation Delay, Output Enable to Q
Maximum Propagation Delay, Output Enable to Q
Maximum Output Transition Time, any Output
Maximum Input Capacitance
Maximum Three−State Output Capacitance
(Output in High−Impedance State)
(Figures 1 and 5)
(Figures 2 and 5)
(Figures 3 and 6)
(Figures 3 and 6)
(Figures 1 and 5)
(V
CC
Parameter
= 5.0 V ± 10%, C
Parameter
(V
CC
= 5.0 V ± 10%, C
L
= 50 pF, Input t
http://onsemi.com
D
= C
4
L
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
r
= 50 pF, Input t
PD
= t
Fig.
f
4
4
2
1
V
= 6.0 ns)
CC
Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î Î Î Î
2
f + I
– 55 to 25_C
Min
5.0
10
15
CC
r
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
= t
V
CC
f
Max
500
= 6.0 ns)
– 55 to
. For load considerations, see Chapter 2 of the
25_C
30
30
28
28
12
10
15
Guaranteed Limit
Typical @ 25°C, V
Î Î Î Î Î
Î Î Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î Î Î Î
Min
Guaranteed Limit
5.0
13
19
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
v 85_C
v 85_C
Î Î Î
Î Î Î
Î Î Î
Î Î Î Î Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Max
500
38
38
35
35
15
10
15
48
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î
Î Î
Î Î
Î Î
Î Î
Î Î
Î Î Î Î Î Î Î
CC
Min
5.0
15
22
v 125_C
v 125_C
Î Î Î
Î Î Î
Î Î Î
Î Î Î Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
= 5.0 V
45
45
42
42
18
10
15
Max
500
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Unit
Unit
ns
ns
ns
ns
ns
pF
pF
pF
ns
ns
ns
ns