MC74HCT573ADWG ON Semiconductor, MC74HCT573ADWG Datasheet - Page 2

• Manufacturer Part Number: MC74HCT573ADWG
• Description: IC TXRX/LATCH OCTAL 3ST 20-SOIC
• Manufacturer: ON Semiconductor
• Series: 74HCTr
• Type: D-Typer

Specifications of MC74HCT573ADWG

• Logic Type: D-Type Transparent Latch
• Circuit: 8:8
• Output Type: Tri-State
• Voltage - Supply: 4.5 V ~ 5.5 V
• Independent Circuits: 1
• Delay Time - Propagation: 30ns
• Current - Output High, Low: 6mA, 6mA
• Operating Temperature: -55°C ~ 125°C
• Mounting Type: Surface Mount
• Package / Case: 20-SOIC (7.5mm Width)
• Number Of Circuits: 8
• Logic Family: 74HCT
• Polarity: Non-Inverting
• Input Bias Current (max): 4 uA
• High Level Output Current: - 6 mA
• Low Level Output Current: 32 mA
• Propagation Delay Time: 30 ns at 5 V
• Supply Voltage (max): 5.5 V
• Supply Voltage (min): 4.5 V
• Maximum Operating Temperature: + 125 C
• Minimum Operating Temperature: - 55 C
• Mounting Style: SMD/SMT
• Rohs Compliant: YES
• Number Of Bits: 8
• Number Of Elements: 1
• Latch Mode: Transparent
• Technology: CMOS
• Package Type: SOIC W
• Operating Supply Voltage (typ): 5V
• Operating Supply Voltage (min): 4.5V
• Operating Supply Voltage (max): 5.5V
• Operating Temp Range: -55C to 125C
• Operating Temperature Classification: Military
• Mounting: Surface Mount
• Pin Count: 20
• Latch Type: Transparent
• Output Current: 6mA
• Propagation Delay: 28ns
• Ic Output Type: Tri State
• Supply Voltage Range: 4.5V To 5.5V
• Logic Case Style: SOIC
• No. Of Pins: 20
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant

OUTPUT ENABLE
INPUTS
LATCH ENABLE
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î
DATA
Internal Gate Count*
Internal Gate Propagation Delay
Internal Gate Power Dissipation
Speed Power Product
*Equivalent to a two−input NAND gate.
X = Don’t Care
Z = High Impedance
Output
Enable
D0
D1
D2
D3
D4
D5
D6
D7
H
L
L
L
Design Criteria
2
3
4
5
6
7
8
9
11
1
FUNCTION TABLE
LOGIC DIAGRAM
Enable
Inputs
Latch
H
H
X
L
D
H
X
X
L
No Change
PIN 20 = V
PIN 10 = GND
19
18
17
16
15
14
13
12
Output
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q
H
Z
L
0.0075
Value
58.5
1.5
5.0
CC
NONINVERTING
OUTPUTS
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
Î Î Î
http://onsemi.com
Units
μW
ea
ns
pJ
2
OUTPUT
ENABLE
GND
D3
D0
D1
D2
D4
D5
D6
D7
PIN ASSIGNMENT
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
LATCH
ENABLE
CC