ASD5020L640INT Arctic Silicon Devices, ASD5020L640INT Datasheet - Page 12

• Manufacturer Part Number: ASD5020L640INT
• Description: ADC (A/D Converters) Mul-Md 12bit/640MSPS 8-bit 1000 MSPS ADC
• Manufacturer: Arctic Silicon Devices

Specifications of ASD5020L640INT

• Number Of Converters: 1
• Number Of Adc Inputs: 2
• Conversion Rate: 640 MSPs
• Resolution: 12 bit
• Snr: 70 dB
• Voltage Reference: 1 V
• Supply Voltage (max): 2 V
• Supply Voltage (min): 1.7 V
• Maximum Power Dissipation: 490 mW
• Maximum Operating Temperature: + 85 C
• Mounting Style: SMD/SMT
• Package / Case: QFN-48
• Input Voltage: 1.8 V
• Minimum Operating Temperature: - 40 C
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant

Preliminary Product Specification
ASD5020
Analog input
Input clock
FCLK
LCLK
LCLK
FCLK
Dx1A
Dx1B
Dx2A
Dx2B
Dx3A
Dx3B
Dx4A
Dx4B
P
N
N
P
N-16 N-16
N-15 N-15
N-14 N-14
N-13 N-13
N-12 N-12
N-11 N-11
N-10 N-10
D10 D11
D10 D11
D10 D11
D10 D11
D10 D11
D10 D11
D10 D11
D10 D11
N-9 N-9
N+124
T
LVDS
D0
D0
D0
D0
D0
D0
D0
D0
LCLK
LCLK
N-8 N-8 N-8 N-8 N-8 N-8 N-8 N-8 N-8 N-8 N-8 N-8
N-7 N-7 N-7 N-7 N-7 N-7 N-7 N-7 N-7 N-7 N-7 N-7
N-6 N-6 N-6 N-6 N-6 N-6 N-6 N-6 N-6 N-6 N-6 N-6
N-5 N-5 N-5 N-5 N-5 N-5 N-5 N-5 N-5 N-5 N-5 N-5
N-4 N-4 N-4 N-4 N-4 N-4 N-4 N-4 N-4 N-4 N-4 N-4
N-3 N-3 N-3 N-3 N-3 N-3 N-3 N-3 N-3 N-3 N-3 N-3
N-2 N-2 N-2 N-2 N-2 N-2 N-2 N-2 N-2 N-2 N-2 N-2
N-1 N-1 N-1 N-1 N-1 N-1 N-1 N-1 N-1 N-1 N-1 N-1
Dxxx
D1
D1
D1
D1
D1
D1
D1
D1
P
N
N+126
Figure 7: Single channel - LVDS timing 12-bit output
D2
D2
D2
D2
D2
D2
D2
D2
D3
D3
D3
D3
D3
D3
D3
D3
D4
D4
D4
D4
D4
D4
D4
D4
N+128
D5
D5
D5
D5
D5
D5
D5
D5
Figure 8: LVDS data timing
D6
D6
D6
D6
D6
D6
D6
D6
rev 2.0, 2010.11.08
D7
D7
D7
D7
D7
D7
D7
D7
Page 12 of 34
T
N+130
PROP
D8
D8
D8
D8
D8
D8
D8
D8
D9
D9
D9
D9
D9
D9
D9
D9
T
D10 D11 D0
D10 D11 D0
D10 D11 D0
D10 D11 D0
D10 D11 D0
D10 D11 D0
D10 D11 D0
D10 D11 D0
LVDS
N+132
/2
T
N+1 N+1 N+1 N+1 N+1 N+1 N+1 N+1 N+1 N+1 N+1
N+2 N+2 N+2 N+2 N+2 N+2 N+2 N+2 N+2 N+2 N+2
N+3 N+3 N+3 N+3 N+3 N+3 N+3 N+3 N+3 N+3 N+3
N+4 N+4 N+4 N+4 N+4 N+4 N+4 N+4 N+4 N+4 N+4
N+5 N+5 N+5 N+5 N+5 N+5 N+5 N+5 N+5 N+5 N+5
N+6 N+6 N+6 N+6 N+6 N+6 N+6 N+6 N+6 N+6 N+6
N+7 N+7 N+7 N+7 N+7 N+7 N+7 N+7 N+7 N+7 N+7
N
LVDS
t
data
D1
D1
D1
D1
D1
D1
D1
D1
N
N+134
D2
D2
D2
D2
D2
D2
D2
D2
N
D3
D3
D3
D3
D3
D3
D3
D3
N
D4
D4
D4
D4
D4
D4
D4
D4
N
N+136
D5
D5
D5
D5
D5
D5
D5
D5
N
D6
D6
D6
D6
D6
D6
D6
D6
N
D7
D7
D7
D7
D7
D7
D7
D7
N
N+138
D8
D8
D8
D8
D8
D8
D8
D8
N
D9
D9
D9
D9
D9
D9
D9
D9
High Speed Mode
N
D10
D10
D10
D10
D10
D10
D10
D10
N
N+140